渐进式编译资源中心

Quartus® Prime软件渐进式编译特性是高密度FPGA最具效能的渐进式设计方法。它将编译时间缩短了近70%,同时保留了设计中未改动逻辑的结果不变。

如果需要搜索已知的渐进式编译问题和技术支持解决方案,请使用Altera的知识数据库。您还可以访问Altera®论坛,与其他Altera用户讨论技术问题。

关于更进一步的技术支持,请使用mySupport来建立、查看并更新服务申请。

渐进式编译资源

表1提供了渐进式编译相关文档的链接。

表1. 渐进式编译文档

标题

说明

通过Quartus II渐进式编译功能提高效能(PDF)

本文介绍了渐进式编译流程是怎样提高您设计高密度、高性能FPGA的效能的。

采用Quartus Prime软件规划设计

手册中的这一章讨论了重要的FPGA设计规划问题,提出了建议,介绍了适用于Altera FPGA的各种工具,帮助您提高设计效能。它简要介绍了怎样通过规划来成功的进行渐进式编译。

基于分层和团队设计的Quartus Prime渐进式编译

手册中的这一章介绍了Quartus Prime软件特性以及渐进式编译的设计方法,还包括了各种建议的设计流程和应用实例,以便帮助您达到设计目标。这是详细介绍渐进式编译特性的主要文档。

渐进式编译分区的最佳实践

手册中的这一章提供了一些指南,帮助您划分设计,从而能够使用Quartus Prime渐进式编译特性,帮助您建立设计平面布局(使用LogicLockTM区),以支持流程。

表2提供了渐进式编译相关培训和文档的链接。

表2. 渐进式编译培训和演示

标题

说明

渐进式编译和基于团队的设计

在线演示

您会看到自上而下(一个Quartus II工程)和自下而上(多个工程)基于团队的编译方法所使用的渐进式编译特性的演示。

这是为时10分钟的在线演示。

渐进式编译入门

在线课程

您将学习怎样通过使用渐进式编译功能,保持设计性能不变,缩短编译时间。培训结束时,您将学会使用设计物理分区中的LogicLock区。您将能够把设计划分成逻辑设计分区。您还可以在自上而下和自下而上设计流程中应用渐进式编译方法。

这是为时2.5小时的在线课程。

Quartus II软件设计系列:优化

由教师指导的课程

您将学习Quartus II软件先进的特性,支持您缩短设计周期,提高设计性能和资源利用率。您可以使用Quartus II软件中的渐进式编译流程和LogicLock区,缩短编译时间,保持性能不变。

这是为时一天由教师指导的课程。