为数据上转换提供具有混叠特性的多相调制

数字上转换中,对基带信号进行中频(IF)内插处理,然后被IF正弦载波进行数字调制。根据Nyquist定律,IF载波频率限制在IF电路采样频率的一半。这一设计实例演示了怎样实现数字上转换,其IF载波频率高于Nyquist频率。关键是利用正弦信号的周期性,以及嵌入在Altera® FPGA中的低电压差分信号(LVDS)串化器的高采样频率。将IF信号调制到更高的载波频率充分发挥了现代数模转换器(DAC)的高采样率的优势,不再需要模拟压控振荡器(VCO)和合成器。

 

设计说明

图1显示了多相数字上转换系统的结构图。阴影框含有这一设计实例所使用的模组。默认情况下,多相滤波器工作在100 MHz。采用四个多相组件,LVDS发送器的输出数据速率达到400 MHz。在传统的上转换调制解调器中,IF载波频率受限于数控振荡器(NCO)时钟频率,小于50 MHz。但是,通过利用混叠特性,这一设计实例的输出载波频率中心在160 MHz。

图1. 多相上转换系统的结构图

在图1中,分别以I和Q表示同相和正交信号。通常级联FIR滤波器或者级联FIR和CIC滤波器,将基带I和Q信号内插到更高的数据速率。上采样率取决于具体应用,在图1中表示为2倍可调。

采用具有尖锐转换频带的低通滤波器来构建多相子滤波器。对系数进行了选择,这样,多相FIR滤波器能够高效的滤除混叠频谱图像。与传统上转换设计的低通滤波器不同,这一多相滤波器一般不能适应较宽的转换带宽。

这一实例包括了VHDL编写的一个DSP Builder数据通路设计文件和一个顶层集成文件。还提供了一个测试台文件和一个ModelSim®仿真脚本。

下载这一实例中使用的Quartus® II软件DSP Builder工程:

这一设计的使用在Altera硬件参考设计许可协议控制下,请遵循这些条款和条件。

参数

表1. 多相调制解调参数设计实例

系统参数

数值

归一化NCO输出频率

2/5

100-MHz时钟时的实际NCO输出频率

40 MHz

载波输出频率,以LVDS输出数据速率进行了归一化

2/5

100-MHz时钟时的实际载波输出频率

160 MHz

多相滤波器输入位宽

16

多相滤波器系数位宽

18

FIR滤波器总阶数

100

NCO累加器精度

32

NCO角度精度

18

DAC位宽

14

100-MHz输入时钟时的LVDS输出频率

400 MHz

LVDS发送器通道数

14

LVDS串化因子

4

相关链接

设计实例免责声明

这些设计实例只限于用在Altera公司器件上,版权属于Altera。为方便使用,这些设计基于“as-is(原样提供)”的形式提供;因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等,Altera公司都不予以承诺。Altera公司明确表示不推荐,不建议以及不要求这些设计实例和其他任何非Altera产品一起使用。