Verilog HDL：参数化计数器

author-image

作者

此示例展示了如何在 Verilog HDL 中对 LPM 函数进行实例化。在此示例中，使用 aclr、clock 和 q 端口对 LPM_COUNTER 进行实例化。使用关键字 defparam 设置了参数值，如红色文本所示。端口映射和参数名称均通过变量名后面的句号 (.) 运算符来引用。在此示例中，变量为 u1。

有关在项目中使用此示例的更多信息，请访问：

check_lpm.v

module check_lpm ( clk, reset, q);
// 端口声明

input   clk;
input   reset;
output  [7:0] q;

lpm_counter u1 (.aclr(reset), .clock(clk), .q(q));
defparam u1.lpm_width= 8;
defparam u1.lpm_direction= "UP"

endmodule