Timing Analyzer 资源中心

author-image

作者

Timing Analyzer 是一种具备 ASIC 强度的静态时序分析器,支持行业标准 Synopsys® Design Constraints (SDC) 格式。本页面提供了资源链接,可以在这些资源中了解有关 Timing Analyzer 的更多信息。

有关 Timing Analyzer 的简要概述,请参阅“验证和板级产品”特性页面上的 "Timing Analyzer" 部分。

要搜索 Timing Analyzer 的已知问题和技术支持解决方案,请访问知识数据库。您还可以访问英特尔® 社区论坛,从而联系其他英特尔® FPGA 用户并讨论技术问题。

有关其它资源,请访问“英特尔® FPGA 支持资源”页面。

Timing Analyzer 资源

表 1 提供了有关 Timing Analyzer 的可用文档链接。

表 2 提供了有关 Timing Analyzer 的可用培训和演示链接。