定时分析仪资源中心

定时分析仪是ASIC功能静态时序分析器,支持业界标准Synopsys®设计约束(.sdc)格式。这一页面提供详细了解定时分析仪的资源链接。

关于定时分析仪的资源,请参考下面:

关于定时分析仪的简要介绍,请参考验证和电路板级产品特性页面的定时分析仪部分。

如果需要搜索已知的定时分析仪问题和技术支持解决方案,请使用Altera的知识数据库。您还可以访问Altera®论坛,与其他Altera用户沟通并讨论技术问题。

关于更详细的技术支持,请使用mySupport来建立、查看并更新服务申请。

定时分析仪资源

表1提供了定时分析仪相关文档的链接。

表1.定时分析仪文档

标题

说明

定时分析仪 (PDF)定时分析仪

Quartus® II开发软件手册的这一章节介绍了定时分析仪的特性,以及怎样采用SDC命令约束您的设计。定时分析仪定时分析仪

在定时分析仪中应用多周期例外 (PDF)

这一应用笔记详细介绍了怎样在定时分析仪中应用多周期例外。

Quartus II 定时分析仪简明手册(PDF)

这一简明手册提供了各种设计实例和模板,展示了怎样在各种设计电路上应用时序约束。

转换到定时分析仪(PDF)

Quartus II开发软件手册中的这一章介绍了怎样将设计从标准分析器转换到定时分析仪。

定时分析仪快速启动教程(PDF)

这一教程简要介绍了定时分析仪。

SDC和定时分析仪 API参考手册(PDF)

这一参考手册提供了定时分析仪支持的所有SDC命令列表,以及完整的工具命令语言(Tcl) API。

AN 471:采用定时分析仪分析高性能FPGA PLL(PDF)

这一应用笔记介绍了怎样使用定时分析仪分析并约束锁相环(PLL)。

在Altera 定时分析仪和Xilinx Trace之间进行等效的时序分析白皮书(PDF)

这一白皮书介绍了怎样在Altera的定时分析仪和Xilinx的Trace之间进行等效的静态时序分析。

定时分析仪时钟分析

提供了关于时钟分析详细的信息,包括了时序分析使用的衍生公式等。

定时分析仪例外

简要介绍了定时分析仪SDC例外及其优先级。

定时分析仪收集

列出了所有支持的收集(定时分析仪的核心部分)。

定时分析仪 GUI

帮助您熟悉定时分析仪GUI及其特性。

表2提供了定时分析仪培训和演示的链接。

 

表2. 定时分析仪培训和演示

标题

说明

定时分析仪(英文)

(在线课程)

定时分析仪(中文)

您将学习使用Quartus II软件中的定时分析仪静态时序分析器工具来验证FPGA或者HardCopy® ASIC的性能。您还可以使用定时分析仪来建立时序约束(例如,分配)。您将通过定时分析仪用户界面以及脚本文件,使用所支持的SDC和生成的时序报告。定时分析仪定时分析仪

这是1.5小时的在线课程。

约束源同步接口

(在线课程)

这一培训向您介绍怎样通过Quartus II软件中的定时分析仪来约束并分析单倍数据速率源同步接口。您将了解源同步接口相对于公共时钟系统接口的优点。您能够编写SDC约束,约束单倍数据速率源同步输入和输出。您还将学习使用定时分析仪报告并分析源同步输入和输出时序。

这是1小时的在线课程。

约束双倍数据速率源同步接口

(在线课程)

这一培训介绍双倍数据速率接口,以及对其进行约束所涉及到的一些难题。您将学习输入和输出DDR接口的时钟约束、数据约束和时序例外。最后,您将学习怎样采用定时分析仪分析DDR源同步接口的时序。

这是30分钟的在线课程。

Quartus II软件设计系列:基础

(由教师指导的课程)

您将学习怎样使用Quartus II软件来开发FPGA或者CPLD。您将建立一个新工程,输入新的或者已有的设计文件,编译到您的目标FPGA或者CPLD中,使用Quartus II编程器配置您的器件,查看设计的在系统工作情况。您还可以使用Quartus II软件中的时序分析器——定时分析仪,针对这些时序约束,输入基本内部和I/O时序约束,并分析设计。 

这是8小时由教师指导的课程。

Quartus II软件设计系列:时序分析

(由教师指导的课程)

您将学习帮助您验证FPGA设计的Quartus II软件高级特性。您将学习怎样针对时序来约束并分析设计,包括理解FPGA时序参数,编写SDC文件,在定时分析仪中生成各种时序报告,将这些知识应用到FPGA设计中。您还可以使用Quartus II软件工具和EDA仿真工具,估算FPGA功耗。 

这是8小时由教师指导的课程。