通道器设计示例

建议用于:

  • 设备:Stratix® V GX

  • 设备:v17.1

author-image

作者

此示例演示了英特尔® FPGA 上通道器设计的开放计算语言 (OpenCL™) 实施。通道器将多相滤波器组 (PFB) 与快速傅立叶变换 (FFT) 相结合,以减少频谱泄漏对所产生频谱的影响。

该基准测试的核心内核(fft1d、过滤器、重新排序)旨在使用英特尔对 OpenCL 标准的通道扩展,以流方式运行。通道器接受流入 PFB 级的 8 个实际样本,并在每个时钟周期产生 8 个复杂 FFT 间隔。

通道器性能

特性

  • 滑动窗口设计模式
  • 一个工作项目内核
  • 内核到内核的通道

下载

该设计示例提供 OpenCL 设备 (.cl) 和主机应用程序的源代码。为了编译主机应用程序,Linux* 包包含一个 Makefile,Windows* 包包含一个 Microsoft* Visual Studio 2010 项目。

本示例提供以下下载:

该设计的使用受硬件参考设计许可协议中条款和条件的管理和约束。

软件和硬件要求

此设计示例需要以下工具:

  • 英特尔 FPGA 软件 v17.1 或更高版本
  • 英特尔 FPGA SDK for OpenCL™ v17.1 或更高版本
  • Linux:GNU Make 和 gcc
  • Windows:Microsoft Visual Studio 2010

要下载英特尔® 设计工具,请访问 OpenCL 下载页面。对底层操作系统的要求与英特尔 FPGA SDK for OpenCL 的要求相同。

此设计示例为以下 OpenCL 板提供预编译的 OpenCL 设备二进制文件:

通道器输出的可视化

OpenCL 和 OpenCL 标识是苹果公司的商标,需获得 Khronos 的许可方能使用。

*产品基于已发布的 Khronos 规范,并已通过 Khronos 一致性测试流程。最新的一致性状态信息可以在 www.khronos.org/conformance 上找到。