FPGA 军事、航空航天和政府设计

直接射频设计示例

查看特色视频或阅读解决方案简介。

英特尔® 直接射频系列 FPGA 设计视频的敏捷性和宽带功能

ADC/DAC Cockpit 设计示例视频

宽带信道器设计示例视频

时间延迟波束成形器设计示例视频

解决方案简介	说明	特性	应用
ADC/DAC Cockpit	为了帮助新用户更快了解英特尔® 直接射频 FPGA 功能，并允许开箱即用的评估功能，英特尔开发了一个模数转换器 (ADC) 或数模转换器 (DAC) Cockpit 设计示例。该设计具有图形用户界面 (GUI)，可探索和配置具有各种设置的模拟样式块。这些包括配置上行/下行转换器的抽取或插值模式、中心频率和微调器、设置环回模式、采样率等。	采样率高达 64 GSPS NCO 配置抽取/插值模式设置 ADC 波形检视器 DAC 波形生成器多端口同步射频性能特征支持英特尔® Stratix® 10 AX FPGA 和英特尔® Agilex™ 9 开发套件	ADC/DAC 评估
宽带信道器	为了展示英特尔® 直接射频 FPGA 功能，英特尔开发了一个宽带信道器设计示例。该设计采用了多相滤波器组，后者使用面向 DSP 开发人员的 DSP Builder for 英特尔® FPGA 设计工具开发。来自模数转换器(ADC)的数据被传输至包括原型多相滤波器和 64 相 FFT 块的通道器模块中。	采样率 64 GSPS 动态频谱检视器频谱检视器面向英特尔 FPGA 的 DSP Builder 支持英特尔® Stratix® 10 AX FPGA 和英特尔® Agilex™ 9 FPGA 开发套件	电子对抗测试和测量设备通信系统
时间延迟波束成形器	数字时间延迟波束成形提供任意角度分辨率，同时提供不同角度的束，而且质量不会有任何妥协。本设计的特点是在时间延迟引擎中使用面向 DSP 开发人员的 DSP Builder for 英特尔® FPGA 设计工具开发了一个超级样本率分数延迟重采样滤波器。时间延迟引擎有 4 个实例，支持 4 个同时波束，其中每个波束是独立的，且分别控制。	采样率 64 GSPS 8 个 RX 元素阵列 14 个波束，1.6GHz 带宽分数延迟滤波器 RX 相控阵列同步面向英特尔 FPGA 的 DSP Builder	主动电子扫描阵列 (AESA) 雷达和声纳宽带通信射电天文学
多设备同步	为了展示英特尔® 直接射频 FPGA 同步功能，英特尔开发了一个多设备同步设计示例。本设计通过 JESD204C 子类 1 协议演示了两个模数转换器(ADC)或数模转换器(DAC)节点之间的确定性延迟链接、延迟对齐以及本地和远程设备中不同端口之间的相位对齐。	采样率 51.2 GSPS RX 和 TX 相控阵列同步确定性 FPGA 互连	主动电子扫描阵列 (AESA) 雷达和声纳电子对抗
宽带和敏捷性功能	宽带和敏捷性功能设计示例演示了英特尔® 直接射频 FPGA 中的跳频功能，以及该功能与宽带监控相结合，如何成为某些应用的重要优势。	采样率支持 64 GSPS 宽带主接收器：32GHz IBW 窄带辅助：4GHz IBW 敏捷性跳频敏捷性 ADC 校准流程运行时延迟测量信号检视器支持英特尔® Stratix® 10 AX FPGA 和英特尔® Agilex™ 9 FPGA 开发套件	雷达系统电子作战 (EW) 系统通信系统
波形分类	英特尔® FPGA AI Suite 可用于 FPGA 设计，以处理模拟信号的实时流。英特尔开发了一个波形分类示例，展示了如何利用经过特殊训练的神经网络对射频信号调制类型进行分类。模拟调制信号使用模拟/数字集成转换器进行采样，通过数字信号预处理，并馈送到 Intel FPGA AI Suite IP，在那里执行神经网络推理。	以 48 GSPS，在 x32 模式下，在英特尔® Stratix® 10 AX A-tile 上，1 个 RX 通道使用带有英特尔 FPGA AI Suite IP 的 SoC FPGA 的嵌入式应用程序使用采用 Intel FPGA AI Suite IP 和 OpenVINO 的卷积神经网络对实时射频信号进行分类利用在线数据增强进行流式预处理具有 7 个波形类别的 EagleNet 数据集：AM、FM、CW、OFDM、QPSK、坡道、背景噪声英特尔® Stratix 10® AX FPGA 开发套件	雷达和电子对抗通信系统

查看全部显示较少

专题内容

AN 967：数字相控阵列系统中的多设备同步

应用程序设计示例

以下设计示例包含高度参数化设计，其借助模拟或硬件内实现与英特尔® FPGA 开发板配合工作。如欲了解更多信息，请联系英特尔。

数据表	说明	特性	应用	发布日期
完美的重建合成滤波器组	此设计示例演示了合成滤波器组（称为逆信道器）的有效实施。它展示了面向英特尔 FPGA 的 DSP Builder 中的可参数化实现，可以根据最终用户的应用进行调整。在认知无线电应用中（需要对信号进行完美的重构），展示了滤波器组的工作原理。	采样率：4 GSPS 调制：QPSK / 16QAM / 64QAM 符号速率：0.125/0.25/0.5/1.0/2.0/4.0 GSPS（滚降系数：0.15/0.25/0.5）通道数量：在运行时，可重新配置 64/128/256 用于认知无线电应用的频率处理信号检视器英特尔 Agilex 7 FPGA 开发套件	用于认知无线电应用的频率处理音频和图像处理雷达电子作战 (EW) 系统	2024 年 1 月
带有空间重叠输入的过采样信道器	这是宽带 SSR 过采样信道器的子集。根据输入采样率、通道数和重叠样本数，过采样通道器的实现架构可能会有很大不同。在此架构中，FFT 通道的数量很少，重叠样本的数量少于并行路径的数量。重叠输入发生在平行路径上，因此称为“空间重叠”。	高效的并行架构复杂或实际输入工作时钟独立于采样率	电子对抗雷达通信系统	2023 年 11 月
过采样通道器	该设计采用了多相滤波器组，后者使用面向 DSP 开发人员的 DSP Builder for 英特尔® FPGA 设计工具开发。片上信号发生器的数据被传输至通道器模块，该模块包括换向器、多相滤波器、循环移位器和 FFT 模块。捕获的通道器输出被上传至主机，并在浏览器中显示，同时显示一些关键的信号质量指标。过采样通道器的设计中包括一个片上信号发生器，它可以为通道器系统提供可编程激励，使设计实例无需外部信号发生器和 ADC 即可运行。	采样率支持：24GSPS 支持 256 个通道多相信号处理基础设施动态频谱/频谱图视图时域波形视图射频性能测量片上信号发生器英特尔® Agilex™ FPGA 开发套件	雷达和电子反措施测试和测量设备通信系统	2022 年 6 月
自适应波束成形	MVDR 自适应波束成形器设计示例展示了如何利用英特尔® FPGA 高效实施自适应波束成形。自适应波束形成器可从所需方向实现最佳信号质量，同时抑制来自非所需方向的干扰。MVDR 基于样本矩阵求逆方法，其中波束形成权重是根据对环境的直接观察计算得出的。	MVDR 算法线性相控阵列阵列大小 8 和 64 多波束自适应面向 OpenCL™ 应用编程接口 (API) 的英特尔代码生成器英特尔® Arria® 10 FPGA 开发套件	雷达声纳电子对抗通信系统麦克风阵列	2019 年 7 月
数字信道器	信道器是一种宽带接收器，可将高带宽分成各个相关频段。由于处理增益，可以在各个子通道中可靠地检测到低信噪比 (SNR) 信号。	可编程超级采样率快速傅立叶变换 (FFT) IP 可编程多相滤波器组 IP 针对实际输入样本优化的 FFT JESD204B 接口到 Analog Devices* 3GSPS 14 位双通道模数转换器 (ADC) AD9208 英特尔® Stratix® 10 FPGA	宽带通信系统电缆系统测量设备	2018 年 9 月
雷达波形分类	英特尔雷达波形分类示例设计旨在使用卷积神经网络 (CNN) 模型识别不同目标的独特微多普勒特征。	微多普勒分类实时雷达波形识别英特尔® Distribution of OpenVINO™ toolkit 英特尔® Arria® 10 FPGA 开发套件主板	自动驾驶汽车军用监控雷达机器人	2018 年 6 月
合成孔径雷达 (SAR) 中的图像成形	合成孔径雷达 (SAR) 是现代雷达中用于获取高分辨率场景图像的技术。即使在严格的 SWaP 约束下，英特尔® FPGA 也可以为此类技术提供支持。	全局反向投影成像高效且可扩展的阵列架构 FPGA 上的浮点英特尔® Stratix® 10 FPGA	合成孔径雷达 (SAR) 合成孔径声呐 (SAS)	2018 年 4 月
使用深度学习的语义分割	语义分割用于各种自导航机器人应用。该应用是对图像中每个像素所属的物体类型进行分类。此示例显示了从空中图像中检测和分割房屋。	基于 Mini U-Net 的语义分割演示英特尔® Arria® 10 FPGA 开发套件 SpaceNet 数据集英特尔 Distribution of OpenVINO toolkit	深度学习导航光学监控卫星成像	2018 年 4 月
单比特 DRFM	单比特数字射频存储器设计示例展示了如何使用集成了高速收发器、作为宽带前端阶段的英特尔® FPGA。	单比特接收器/传输器 12.5 GHz 的瞬时带宽数字化抖动处理数字信道器英特尔® Stratix® 10 FPGA	电子对抗信号情报 (COMINT/ELINT) 通信系统	2017 年 3 月
基于分区的安全性	基于分区的安全设计示例展示了在英特尔® FPGA 中将安全密钥分配给多个加密分区的一种安全方法。	安全的部分重构 (PR) 同时支持一次性可编程 (OTP) 密钥和电池后备密钥 Qcrypt 安全工具 EPCQ 闪存的 PR 配置采用 SoC 开发套件的英特尔® Arria® 10 FPGA	数据中心/多租户汽车安全通信商用现货 (COTS) 板需要多级安全性的应用	2017 年 3 月
脉冲多普勒	此设计示例展示了脉冲多普勒系列处理。在一般雷达应用中，需要计算和识别多普勒频率。这是通过跨多个连贯雷达脉冲计算 FFT 来完成的。由于动态存储器固有的写/读模式，转角操作效率低。该设计展示了如何缓解转角导致的吞吐量瓶颈。	高效转角实现固点和浮点脉冲多普勒 FFT 示例	电子对抗雷达	2016 年 10 月
高斯噪音生成器 (GNG)	该参考设计包括使用多相方法生成宽带高斯噪声信号。随后的信号处理使您能够使用每个波段的自定义幅度仅填充所需的光谱波段。	宽带高斯噪声源 – 2.5 GHz 数字滤波器组精细光谱分辨率< 2.5 MHz 动态频带和幅度控制 FPGA 中的浮点处理英特尔® Arria® 10 FPGA AD9162 – 具有 JESD204B 接口的 5GSPS 数模转换器 (DAC)	电子对抗雷达通信系统硬件加速模拟	2016 年 6 月
FFT 波束成形	FFT 波束成形演示同时针对空间滤波生成多个波束。这转化为更好的性能，而后者是实时系统的基本要求。	可编程超级采样率 FFT IP 针对线性阵列的 FFT 波束成形针对平面阵列的 FFT 波束成形	雷达放射学射电天文学	2016 年 4 月
带有 QR 分解功能的线性解算器	QR 分解解算器设计示例是一个可参数化的实现，旨在解算各种矩阵大小。基于 QR 的算法具有良好的数值稳定性，可以解算矩形、超定方程组。该算法是首批复杂浮点参考设计之一，突出展示浮点 IP 在 FPGA 上的可行性和性能。	线性方程组解算器可参数化且可扩展的 IP 吞吐量加速电源效率浮点	雷达和声呐 STAP 算法自适应波束成形器科学计算自适应滤波	2014 年 4 月
扩展 Kalman 滤波器	扩展 Kalman 滤波器 (EKF) 是在 Cyclone® V SoC 上实现的。它有效地利用了混合架构，其中一部分算法被卸载到 FPGA 架构，以提高整体系统性能，并卸载 Arm* 处理器。	Matrix 协同处理器 IP 双 CPU 系统性能† 紧凑的 FPGA 占用空间 Cyclone® V SoC	雷达和声呐制导与导航惯性导航传感器传感器融合电机控制	2014 年 2 月
使用 Cholesky 分解的线性解算器	Cholesky 分解解算器设计示例是一个可参数化的实现，旨在求解各种矩阵大小。基于 Cholesky 的算法可以利用比其他算法（如 QR）更有效的方式解解算平方方程组的私有实例。该算法是第一批复杂浮点设计示例之一，突出展示了 FPGA 上的浮点 IP 可行性和性能。	线性方程组解算器可参数化且可扩展的 IP 吞吐量加速电源效率浮点	雷达和声呐 STAP 算法自适应波束成形器科学计算自适应滤波	2014 年 2 月
时间延迟数字波束成形	时间延迟波束成形设计示例已在 Stratix V DSP 开发套件中实现。真正的时间延迟是通过具有任意精细分辨率的分数延迟滤波器实现的。该设计示例涵盖了一个简单但完整的发射与接收脉冲雷达系统，该系统具有 32 个相控陈列元件。	宽带波束成形任意转向角可扩展设计	主动电子扫描阵列 (AESA) 雷达，声呐相控阵列射电望远镜电子对抗	2014 年 2 月
脉冲压缩	在一般脉冲雷达中，脉冲压缩将接收信号与已知波形相关联，以提高距离分辨率和信噪比 (SNR)。此设计示例借助重叠并保存技术展示了脉冲压缩。	脉冲雷达距离分辨率增加提升检测信噪比 (SNR) 基于 FFT 的快速卷积	电子对抗雷达	2013 年 12 月

查看全部显示较少

视频存档

SpaceNet* 语义分割

卫星图像分割，用于对图像中每个像素所属的目标类型进行分类。本示例显示了利用英特尔® FPGA 实施的从空中图像中检测和分割房屋的过程。

基于模型的设计

DSP Builder for Intel® FPGA 是一个基于模型的工具，用于将 DSP 处理模块和 IP 合成到 FPGA 中。本视频展示了典型的 DSP 设计流程，以及基于 DSP Builder 的流程如何显著提升系统设计人员的工作效率。

雷达波形分类

国防应用中的一项常见任务是提取参数并对波形进行分类。在本视频中，我们将展示如何使用英特尔® FPGA 通过微多普勒返回信号对雷达目标进行分类。

选择您的语言

使用 Intel.com 搜索

快速链接

最近搜索

高级搜索

仅搜索