欢迎访问英特尔® Nios® II 处理器支持页面!本页面旨在为 Nios®II 嵌入式处理器家族提供广泛的文档和支持,帮助您快速轻松地开发和调试嵌入式处理器系统。 

导航至::

文档 详细信息 HTML PDF
Nios® II 处理器参考指南

本手册介绍了 Nios® II 处理器,包括 Nios® II 处理器架构、编程模型和指令集的详细概念说明和实施简述,

并解答了“什么是 Nios® II 处理器?”和“什么是 Nios® II 架构的主要参考?”的问题。

HTML PDF
Nios® II 软件开发人员手册

本手册介绍了为英特尔® FPGA® Nios® II 处理器开发嵌入式软件所需的基本信息。Nios® II 处理器包含在英特尔® Quartus® Prime 14.0 版本之后添加的新功能。本手册的相关章节描述了 Nios® II 处理器软件开发环境、可用的 Nios® II 嵌入式设计套件 (EDS) 工具以及软件开发流程。

 

本手册解答了“如何为 Nios® II 处理器编写应用?”和“什么是 Nios® II 软件开发的主要参考?”的问题。

HTML PDF
嵌入式设计手册

嵌入式设计手册介绍了如何最有效地使用 Nios® II 嵌入式设计套件 (EDS) 工具,并针对使用英特尔工具开发、调试和优化基于 Nios® II 处理器的嵌入式系统推荐了相关的设计风格和实践。

HTML PDF
嵌入式外设 IP 用户指南

此用户指南介绍了英特尔® Quartus® Prime 设计软件提供的 IP 内核,包括与 Nios® II 处理器无缝协作的嵌入式外设。

HTML PDF
Nios® II 版本说明

这些版本说明涵盖了 Nios® II 嵌入式设计套件 (EDS)、Nios® II 处理器 IP 和嵌入式知识产权 (IP) 内核的 16.1 到 18.1 版本。

HTML PDF

Nios® II 自定义指令用户指南

 

设计示例

自定义指令支持对 Nios® II 处理器进行定制,以满足特定应用的需求。此用户指南详细介绍了 Nios® II 自定义指令功能。

 

自定义指令设计示例显示了如何将循环冗余校验 (CRC) 算法实施为 Nios® II 自定义指令。

HTML PDF
Nios® II 处理器性能指标评测

这个数据表列出了典型 Nios® II 软处理器和外设实施的性能和逻辑单元 (LE) 使用情况。

HTML PDF
Nios® II 闪存编程器用户指南

此用户指南详细介绍了 Nios® II 闪存编程器,它通过下载线缆(如英特尔® FPGA® 下载线缆)将文件内容发送到在 FPGA 上运行的 Nios® II 系统,并指示 Nios® II 系统将数据写入闪存。

HTML PDF
英特尔® FPGA® 下载线缆 II 用户指南

此用户指南介绍了英特尔® FPGA® 下载线缆 II,它将主机上的 USB 端口连接到安装在印刷电路板上的英特尔® FPGA®。

HTML PDF
Avalon® 验证 IP 套件使用指南

此用户指南介绍了 Avalon® 验证 IP 套件,它提供了总线功能模型 (BFM),用于模拟行为并促进 IP 的验证。

HTML PDF
AN 729:使用 Nios® II 处理器实施 JESD204B IP 内核系统参考设计

此参考设计演示了 JESD204B IP 内核作为系统的一部分运行,该系统包括:英特尔 JESD204B 传输层(汇编器和分解器)、测试模式发生器和检查器、内核 PLL、SPI 主控制器、重置序列器、各种动态重配置控制器以及作为控制单元的 Nios® II 处理器。

 

此参考设计的关键特性是采用 Nios® II 处理器控制单元的基于软件的控制流程。

HTML PDF
AN 740:使用 MAX 10 的 Nios® II 闪存加速器

Nios® II 闪存加速器的引入旨在提升 Nios® II/f 在实时应用中的“快速”核心性能。此文档介绍了加速器,并描述了使用 MAX 10 FPGA 的功能、参数和性能。

HTML PDF

AN 741: 借助 Nios® II 处理器,通过 UART 对 MAX 10 FPGA 设备进行远程系统升级

 

设计示例

此参考设计提供了一个简单的应用,可在面向 MAX 10 FPGA 设备的基于 Nios® II 的系统中实现基本的远程配置功能。MAX 10 FPGA 开发套件中包含的 UART 接口与 Altera UART IP 内核一起使用,可提供远程配置功能。

HTML PDF
Nios® II Classic 处理器参考指南

此手册介绍了 Nios® II Classic 处理器的相关信息,包括详细的概念说明和实施简述。此手册的相关章节描述了 Nios® II 处理器架构、编程模型和指令集。

HTML -

White Papers

标题 详细信息
用英特尔® MAX 10 FPGA 替代微控制器的 7 大理由 (PDF)

此白皮书讨论了如何使用英特尔® MAX 10 FPGA 和 Nios® II 处理器区分产品、满足上市时间要求并应对处理器过时风险。

借助集成 FPGA 设计流程进行电机控制设计 (PDF)

此白皮书介绍了建议的设计流程,它利用英特尔® FPGA 的适应性、可变精度数字信号处理 (DSP) 和集成的系统级设计工具进行电机控制设计。电机驱动设备设计人员可以利用此设计流程的性能、集成和效率优势。

Nios® II 培训资源

 

如欲了解 Nios® II 之外的完整培训课程的更多信息,请访问:

 

Legacy Documencaiton

文档 PDF 设计文件 /设计 HTML

AN 748: Nios® II Gen2 迁移指南

PDF -
Nios® II Classic 处理器参考指南
PDF -
Nios® II Classic 软件开发人员手册
PDF -
AN 527: 实施 LCD 控制器
PDF -
AN 548: 面向 Cyclone III 的 Nios® II 紧凑型配置系统
PDF HTML
创建多处理器 Nios® II 系统教程
PDF HTML
带 LCD 控制器的 Nios® II 3C25 微处理器数据表
PDF -
带 LCD 控制器的 Nios® II 3C120 微处理器数据表
PDF -
AN 429: 使用 Nios® II 处理器通过以太网进行远程配置
PDF 设计文件 (.zip)
AN 459: Nios® II HAL 设备驱动程序开发指南
PDF HTML
AN 543: 使用 Lauterbach 调试器调试 Nios® II 软件
PDF 设计文件 (.zip)
AN 323: 使用 SOPC Builder 系统中的 SignalTap II 嵌入式逻辑分析器
PDF
-
AN 346: 使用 Nios® II 配置控制器参考设计
PDF -
AN 350: 将 Nios 处理器系统升级为 Nios® II 处理器
PDF -
AN 417: 使用 C2H 编译器加速功能:使用校验和分散收集 DMA
PDF -
AN 446: 使用 SignalTap II 嵌入式逻辑分析器调试 Nios® II 系统
PDF 设计文件 (.zip)
AN 624: 使用系统控制台通过 TCP / IP 进行调试
PDF HTML
AN 595: 向量中断控制器的使用和应用
PDF 设计文件 (.zip)
AN 531: 使用硬件加速器降低功耗
PDF -
AN 371: 汽车图形系统参考设计
PDF -

传统白皮书

标题 详细信息
面向工业以太网的灵活解决方案 (PDF)

此白皮书介绍了如何使用英特尔® FPGA 通过单个 PCB 实施提供多标准工业以太网功能。

“能源感知”设备平台 (PDF)

借助这些解决方案,房主可以通过家庭区域网络监控设备能源使用情况,设备制造商可以为客户提供更出色的服务,公用事业公司可以通过互联网降低能耗。

为家用电器部署经济高效的人机界面 (PDF)

此白皮书探讨了这些技术以及 Altera、Altia 和 Echelon 的创新型全解决方案架构,后者可在几乎任何家用电器或消费设备上提供低成本、高性能的 HMI。

通过拼接多个鱼眼图像生成全景视图 (PDF)

本白皮书讨论了 Altera 和 Manipal Dot Net 开发的创新架构,该架构通过在 FPGA 上拼接多个鱼眼图像生成全景视图。该架构为驾驶员提供车辆周围环境的完整视图,使驾驶员更容易控制和导航车辆。

使用 FPGA 渲染图形和驱动 LCD 接口 (PDF)

此白皮书介绍了如何使用 FPGA 为任何嵌入式系统添加 LCD 和 GUI 显示。

汽车后视摄像头鱼眼校正的灵活架构 (PDF)

此白皮书介绍了由英特尔和 Manipal Dot Net (MDN) 开发的创新架构,用于在基本相机参数已知的情况下对 FPGA 执行鱼眼校正。

使用 FPGA 和嵌入式处理器创建低成本智能显示模块  (PDF)

LCD 正在迅速成为汽车内饰的标准配置。随着对 LCD 技术的需求不断增加,用于控制和创建显示图形内容的方法也在增加。过去,人们一直在低成本的汽车信息娱乐应用中使用基于字符的 LCD 和真空荧光 (VF) 显示器,但如今低成本的彩色薄膜晶体管 (TFT) 正迅速成为一个热门选项。

在采用嵌入式 Nios 软处理器技术的 Altera Stratix FPGA 上实施基于 CORDIC 的 QRD-RLS 算法 (PDF)

此白皮书介绍了如何在英特尔® Stratix® FPGA 上实施基于 QR 分解的递归最小二乘 (RLS) 算法。

使用 FPGA 协处理器提高医疗和工业应用的带宽 (PDF)

此白皮书旨在探讨使用英特尔 DSP Builder 和 SOPC Builder 系统软件设计工具将部分或全部 DSP 应用移动到 PLD 的一般问题。

通过直接内存访问自动生成硬件加速器 (PDF)

来自 ANSI/ISO 标准 C 功能  

C-to-gates 方法已经解决了生成独立硬件模块的问题。此外还有一种非常不同的方法,即通过生成协处理器来卸载和增强微处理器(运行用 C 语言编写的软件)的性能。只有使用支持的工具生态系统才能实施这种方法,本文将对此进行论证。

通过将自定义微处理器集成到 FPGA 优化系统灵活性 (PDF)

此白皮书记录了两个示例:用户首次使用 Nios® II 处理器(最初使用英特尔软核处理器)应对 COTS 微处理器和微控制器缺乏灵活性的问题。

通过添加硬件加速器降低嵌入式系统的功耗  (PDF)

此白皮书探讨了为何并非所有功能同样适用于频率交易电路。当硬件可用于同时执行多个步骤时,并行运行的功能速度更快,这可以在特定时钟速度下转换为更高的性能,但也会在特定性能水平下转换为较低的时钟速度。因此,向芯片设计添加硬件可以在保持性能的同时降低功率需求。