CIC 英特尔® FPGA IP 核

 

 

图 1.DDC 中使用的三阶段抽取 CIC 滤波器

 

 

图 2.DUC 中使用的三阶段插值滤波器

CIC 英特尔® FPGA IP 核实施串联积分器梳状 (CIC) 滤波器,使用的数据端口兼容 Avalon®Streaming (Avalon-ST) 接口。使用抽取方法,CIC 滤波器(也称为 Hogenauer 滤波器)能够以出色的计算效率提取窄带来源中的基带信号。这些滤波器也可使用插值方法从已处理的基带信号中构建窄带信号。

CIC 滤波器仅使用加法器和寄存器,无需乘法器便可处理大速率变化。因此,CIC 滤波器架构是硬件实施的合适且经济选项,广泛用于样本速率转换设计,如数字下变频器 (DDC) 和数字上变频器 (DUC)。

  • 插值和抽取滤波器具有不同的速率变化因子(2到 32,000),可配置的阶段数量(1到 12),以及两种差分延迟选项(1或 2)。
  • 单时钟域,提供数量可选的接口和最多1,024 个通道。
  • 数据存储选项,包括使用管道积分器的选项。
  • 可配置输入数据宽度(1到 32 位)和输出数据宽度(1到完整分辨率数据宽度)。
  • 可选的输出舍入模式(截断、收敛舍入、舍入或饱和)和 Hogenauer 修剪支持。
  • 指定每个积分器使用的管道阶段数量,以优化速度。
  • 补偿滤波器系数生成。

有关此 IP 核的技术支持,请访问 英特尔® 高级支持。您还可以在知识中心中搜索有关此功能的相关主题。