高性能 ALM 和互联

Stratix® 系列高密度、高性能 FPGA 利用 Altera 创新的自适应逻辑模组 (ALM) 逻辑结构,在所有 FPGA 中实现了最高效的逻辑架构。Stratix V FPGA 采用 增强自适应逻辑模组MultiTrack 互联 来提供高效、高性能 FPGA 。

增强自适应逻辑模组

Stratix V 器件使用增强 ALM 更高效的实现逻辑功能。增强 ALM 有 8 个分段式查找表 (LUT) 输入、两个专用嵌入式加法器、四个专用寄存器,如图 1 所示。

图 1. ALM 结构图

增强 ALM :

  • 与 Stratix IV 器件中的前一代 ALM 相比,逻辑多出 6% 。
  • 实现可选 7 输入 LUT 功能、完整的 6 输入逻辑功能,以及两个由容量更小的 LUT 构成的独立功能 (例如,两个独立的 4 输入 LUT ) ,从而优化内核利用率。
  • 每个 8 输入分段式 LUT 提供 4 个寄存器。这样,对于需要大量寄存器和流水线的设计,Stratix V 器件能够以更高的内核逻辑利用率提高内核性能,更容易达到时序逼近。

Quartus® II 软件利用了 Stratix V ALM 逻辑结构来实现最佳性能,优化逻辑利用率,缩短编译时间。Quartus II 软件将已有 Stratix 设计自动映射到新的 ALM 体系结构中,简化了设计重用。

ALM 采用 MultiTrack 互联体系结构进行布线,支持 Stratix 系列 FPGA 实现高速逻辑、算法和寄存器功能。

关于以前 Stratix 系列 FPGA 逻辑体系结构的详细信息,请参考我们资料网页 器件文档 部分相应的手册章节。

表 1 列出了 Stratix V FPGA 中增强 ALM 结构的特性和优点。

表 1. ALM 特性和优势

每个 ALM 提供的资源 优点
8 输入分段式 LUT
  • 实现任意 6 输入逻辑功能,某些 7 输入功能,或者分成更小的独立 LUT,例如 2 个独立的 4 输入 LUT
  • Quartus II 软件设计套装集成了这种分段式功能,针对性能、效率、功耗和面积进行了优化
两个嵌入式加法器
  • 支持两路两位加法,或者两路三位加法,不需要任何其他资源
  • 由同一 ALM 产生操作数,不需要任何其他逻辑
四个寄存器
  • 最佳寄存器逻辑比,确保器件不受寄存器限制
  • 丰富的寄存器资源,适用于需要大量寄存器的应用以及高性能流水线设计
四路输出
  • 可以在两路输出之间划分单个 ALM 输入,较宽的输入运行较快,较窄的输入以更高的效率使用其他资源
MLAB
  • Stratix 系列 FPGA 的核心包括一个逻辑阵列模块 (LAB),常用的 ALM,可以配置为简单 640 位双端口 SRAM 模块 (称之为 MLAB)
  • MLAB 可以配置为 64 x 10 或者 32 x 20 简单双端口 SRAM 模块。MLAB 针对滤波延时线、FIFO 小缓冲和移位寄存器进行了优化,最大性能达到 600MHz 时钟速率

请参考Stratix V 器件手册逻辑阵列模块和自适应逻辑模组 (PDF) 章节,了解详细信息。

MultiTrack 互联

高性能 Stratix 系列 FPGA 利用了 MultiTrack 互联技术。该技术中不同长度的高性能连续布线实现了各个设计模块内部和模块之间的通信。

图 2 中的 MultiTrack 互联技术用于 Altera 的 Stratix 系列 FPGA ,可以:

  • 提供业界最佳互联,与竞争方案相比,单跳逻辑是其 5 倍。
  • 以更少的互联到达更多的周围 LAB,从而提高了性能,降低了功耗。
  • 避免了区域拥塞,提供更好的逻辑封装。

图 2. Stratix FPGA 系列 MultiTrack 互联结构

跳数 可到达逻辑单元 (LE)
1 1,007
2 3,498
3 6,042
总计 10,547