用于OpenCL支持的英特尔®FPGA SDK

标题 详细信息

面向 OpenCL™ 的英特尔® FPGA SDK 版 19.2 版本说明

英特尔® FPGA SDK for OpenCL™ 专业版版本说明提供了有关面向 OpenCL™ 的英特尔 FPGA 软件开发套件 (SDK) 专业版,及面向 OpenCL 的英特尔 FPGA 运行时环境 (RTE) 专业版 19.2 的最新信息。

面向 OpenCL 的英特尔 FPGA SDK 入门指南

本指南描述了安装面向 OpenCL 的英特尔 FPGA SDK 的流程。此外,本文档还包含有关如何使用面向 OpenCL 的英特尔 FPGA SDK 编译 OpenCL 应用示例的说明。

面向 OpenCL 的英特尔 FPGA RTE 入门级用户指南

本指南描述了安装面向 OpenCL 的运行时环境 (RTE) 的流程。本文还包含关于如何使用 RTE 部署 OpenCL 应用的说明。

面向 OpenCL 的英特尔 FPGA SDK 编程指南

本指南提供了有关面向 OpenCL 的英特尔 FPGA SDK 编译器和工具的描述、建议及使用信息。面向 OpenCL 的英特尔 FPGA SDK 是一个支持英特尔 FPGA 的基于 OpenCL 的异构并行编程环境。

《面向 OpenCL 的英特尔 FPGA SDK 最佳实践指南》

本指南就如何利用面向 OpenCL 的英特尔 FPGA SDK 功能来针对英特尔 FPGA 优化 OpenCL 应用提供了指导。

面向 OpenCL 的英特尔 FPGA SDK Cyclone® V SoC 入门指南

本指南描述了设置与使用面向 OpenCL 的英特尔 FPGA SDK 的流程,以支持在 Cyclone V SoC 开发套件中运行 OpenCL 应用。

面向 OpenCL 的英特尔 FPGA SDK 定制平台工具套件用户指南

本指南简要介绍了创建一个面向 OpenCL 的英特尔 FPGA SDK 定制平台的流程。

面向 OpenCL 的英特尔 FPGA SDK Stratix® V 网络参考平台移植指南

本指南介绍了将 Stratix V 网络参考平台 (s5_net) 修改为您的自定义平台以搭配使用面向 OpenCL 的英特尔 FPGA SDK 的流程和设计注意事项。本文包含关于 s5_net 设计决策的参考信息,后者使用异构内存缓冲区、I/O 通道等特性,最大限度提高网络专用计算卡的硬件使用率。

面向 OpenCL 的英特尔 FPGA SDK Cyclone V SoC 开发套件参考平台移植指南

本指南介绍了搭配面向 OpenCL 的英特尔 FPGA SDK 使用的 Cyclone V SoC 开发套件参考平台 (c5soc) 的软硬件设计。

面向 OpenCL 的英特尔 FPGA SDK 英特尔 Arria® 10 GX FPGA 开发套件参考平台移植指南

本指南介绍了搭配面向 OpenCL 的英特尔 FPGA SDK 使用的英特尔 Arria® 10 GX FPGA 开发套件参考平台 (a10_ref) 的软硬件设计。
I面向 OpenCL 的英特尔 FPGA SDK 英特尔 Arria 10 SoC 开发套件参考平台移植指南 本指南介绍了搭配面向 OpenCL 的英特尔 FPGA SDK 使用的英特尔 Arria 10 SoC 开发套件参考平台的软硬件设计。

面向 OpenCL 的英特尔 FPGA SDK 英特尔 Stratix 10 GX 开发套件参考平台移植指南

本指南介绍了搭配面向 OpenCL 的英特尔 FPGA SDK 使用的英特尔 Stratix 10 GX 开发套件参考平台的软硬件设计。
标题 详细信息
流分析内嵌加速 本白皮书介绍了实施流分析 FPGA 内嵌加速的方法。

借助 OpenCL™ 和 FPGA 加快基因组研究速度 (PDF)

本白皮书介绍了如何使用通过面向 OpenCL 的英特尔 FPGA SDK 编程的英特尔 FPGA,加速 GATK HaplotypeCaller 算法。

面向 GPU 编程人员的 FPGA 上的 OpenCL

本白皮书重点介绍了使用英特尔 FPGA 的优势,及 FPGA 和 GPU 在执行和优化 OpenCL 内核时的差异。

使用 OpenCL 实现多功能打印机图像处理的 FPGA 加速 (PDF)

本白皮书探讨了如何借助英特尔 SoC FPGA 将 OpenCL 应用于核心多功能打印机图像处理管道。

以 OpenCL 标准实施 FPGA 设计 (PDF)

本白皮书重点介绍了利用 OpenCL 和英特尔 FPGA,相比其他硬件架构和传统 FPGA 开发方法的优势。

OpenCL 中的分形视频压缩:对 CPU、GPU 及 FPGA 作为加速平台进行评估 (PDF)

本白皮书介绍了在 OpenCL 中实时实施分形压缩的情况,说明了该算法可如何在 OpenCL 中高效实施,以及如何针对多个 CPU、GPU 和 FPGA 进行优化。

使用 OpenCL 评估 CPU、GPU 及 FPGA 执行信息过滤的效率 (PDF)

本白皮书介绍了帮助编程人员使用 OpenCL,在更接近以软件为中心的传统方法的抽象层高效使用 FPGA 的技术。

使用 OpenCL 和 FPGA 进行 40 GB AES 加密 (PDF)

本应用说明介绍了如何使用 OpenCL 工具流在 FPGA 上实施 AES 加密。

面向 OpenCL 的英特尔® FPGA SDK 是否已做好商用准备? (PDF)

本白皮书比较了在对各种金融衍生产品进行估价时,使用 OpenCL 和英特尔 FPGA 与使用 Monte Carlo 技术的欧洲实践在性能和易用性方面的差异。

支持可重配置高性能计算的 OpenCL 就绪型高性能 FPGA 网络

本白皮书介绍了使用 OpenCL 和 Verilog HDL 混合编程进行的高性能 FPGA 间以太网通信,以说明实现动态转移计算、同时实施低延迟数据移动的可行性。

使用 OpenCL™ 实施的光流和行人检测

通过转移至 FPGA,使用 OpenCL 提升算法性能

借助神经网络进行对象检测和识别

在 SoC 上使用 OpenCL 的光线追踪演示

OpenCL 的统一异构可编程性

参考设计

以下示例说明了如何描述 OpenCL 中的各种应用及其各自的主机应用,借助支持面向 OpenCL™ 的英特尔® FPGA SDK 的 FPGA 主板,您可以在主机上编译和执行这些主机应用。

基本示例

设计示例 特性 优势 描述

Hello World

  • OpenCL™ 应用编程接口 (API) 用于初始化设备与运行内核
  • 入门
这一简单的设计示例演示了包含 printf 调用及其相应主机程序的基本 OpenCL 内核。

向量加法

  • OpenCL API
  • 使用多个设备协同处理一个大问题
  • OpenCL 事件和事件分析
  • 入门
这一简单的设计示例演示了基本向量加法 OpenCL 内核及其相应的主机程序。
多线程向量运算
  • 多线程主机
  • 高级主机代码
两个主机线程启动两个并发内核。
OpenCL 库
  • OpenCL 库
  • 高级内核代码
使用包含 Verilog 和 VHDL 代码的 OpenCL 库实施定制功能的示例设计。
环回 - 主机管道
  • 主机管道
  • 单个工作项目内核
  • 主机内核通信
本示例设计演示了主机和内核之间的通信。它将数据从主机传输至内核,然后再传回主机。

高性能计算平台示例

设计示例 特性 优势 描述
信道器
  • 内核通道
  • 多个并发内核
  • 单个工作项目内核
  • 性能
  • 内核通道入门
本设计示例演示了使用 OpenCL™ 的高性能信道器设计。信道器将多相滤波器组 (PFB) 与快速傅里叶变换 (FFT) 进行了组合,能够降低频谱泄露对所产生频谱的影响。
文档过滤
  • 使用 24 位整数
  • 性能
本设计示例演示了使用布隆过滤器进行高性能文档过滤。

 

有限差分计算 (3D)

  • 单精度浮点优化
  • 单个工作项目内核
  • 最大限度减少冗余内存使用的优化
  • 性能
本设计示例演示了使用 OpenCL 进行的高性能 3D 有限差分纯模板计算。该示例说明了如何高效描述滑动窗口数据复用模式。
FFT (1D)
  • 单精度浮点优化
  • 单个工作项目内核
  • 性能
本设计示例演示了使用 OpenCL 的高性能 1D radix-4 复杂 FFT 或快速傅里叶逆变换 (IFFT) 引擎。本示例利用了高效的滑动窗口数据复用模式。

 

FFT 片外 (1D)

  • 单精度浮点优化
  • 内核通道
  • 优化的内存访问
  • 性能
  • 内核通道入门
本设计示例展示了一个百万点 FFT 的高效实施。这类大型 FFT 不能完全在 FPGA 上实施,本示例演示了如何高效管理内存访问。
FFT (2D)
  • 单精度浮点优化
  • 内核通道
  • 内存访问模式优化
  • 多个并发内核
  • 混合了单个工作项目和 NDRange 内核
  • 性能
  • 内核通道入门
本设计示例演示了使用 OpenCL 的高性能 2D radix-4 复杂 FFT/IFFT 引擎。该引擎旨在处理较大的问题(默认为 1024x1024),使用全局内存存储中间转置。本示例的一个重点是如何在全局内存中高效实施矩阵转置。
Gzip 压缩
  • 单个工作项目内核
  • 类似于流的处理
  • 发布的白皮书包含实施情况和结果等信息
  • 高性能(对比 CPU、RTL、ASIC)
  • 可参数化的性能和压缩质量
本设计示例展示了将 OpenCL 用于英特尔® FPGA 时实施的高效 Gzip 压缩。
JPEG 解码器
  • 单个工作项目内核
  • 内核通道
  • 将内存转移和内核调用进行重叠
  • 视觉输出
  • 可扩展性能
  • 内核通道入门
本设计示例展示了更高性能的 JPEG 解码解决方案。
Mandelbrot 分形渲染
  • 双精度浮点优化
  • 多设备分区
  • 视觉输出
  • 可扩展性能
本设计示例包括实施 Mandelbrot 分形收敛算法并在屏幕上展示结果的内核。
矩阵乘法
  • 单精度浮点优化
  • 本地内存缓冲
  • 编译器优化
  • 多设备执行
  • 可扩展性能
  • 优化方法入门
本示例展示了使用循环分块对基本矩阵乘法运算进行的优化,旨在充分利用计算中固有的数据复用。
Monte Carlo Black-Scholes 亚洲期权定价
  • 双精度浮点优化
  • 内核通道
  • 多设备执行
  • 多个并发内核
  • 可扩展
  • 高能效
  • 内核通道入门
本设计示例为亚洲期权定价实施了 Monte Carlo Black-Scholes 模拟本示例展示了如何同时运行多个内核,且每个内核实施模拟的不同部分(随机数生成、路径模拟和累积)并使用我们的通道向量扩展进行通信。
Sobel 滤波器
  • 整数算法
  • 单个工作项目内核
  • 高效的 2D 滑动窗口线缓冲区
  • 视觉输出
  • 可扩展性能
本设计示例演示了 OpenCL 中的 Sobel 滤波器无缝软件解决方案,用于对图像实施边缘检测并在屏幕上展示生成的滤波图像。
时域 FIR 滤波器
  • 单精度浮点优化
  • 高效的 1D 滑动窗口缓冲区实施
  • 单个工作项目内核
  • 优化方法
  • 性能
  • 优化方法入门
该设计实施了HPEC Challenge 性能指标评测套件中的时域有限脉冲响应(FIR)滤波器性能指标评测。本设计示例很好地说明了相比 GPU 架构,FPGA 能显著提升浮点 FIR 滤波器的性能。
视频缩小
  • 内核通道
  • 多个并发内核
  • 内存访问模式优化
  • 性能
  • 内核通道入门
该设计示例实施了一款视频缩小器,以每秒 110 帧的速度接收 1080p 输入视频,并输出 720p 视频。该示例使用多个内核,以高效读写全局内存。

网络平台示例

设计示例 特性 优势 描述
OPRA FAST Parser
  • 单个工作项目内核
  • I/O 通道
  • 低延迟
  • 10G 链路饱和
本设计示例演示了通常用于高频交易算法中的流解析器。该解析器接受 OPRA FAST 数据流,并对字段进行解压以支持上游使用。本示例说明了您可如何高效处理流消息,以实现 10G 链路饱和。

Cyclone® SoC 平台示例

设计示例 特性 优势 描述
多功能打印机误差扩散
  • 单个工作项目内核
  • 滑动窗口设计模式
  • 多功能打印机系统的一部分
  • 性能
该设计是核心打印机管道的一部分,实施了 Floyd Steinberg 误差扩散算法的变体。内核采用 CMYK 图像,并生成等价图像(每个像素进行一定程度的色调调整)。在发送至激光系统之前,这种输出是打印机内图像处理的最后一步。 使用 OpenCL™ 对多功能打印机图像处理实施 FPGA 加速白皮书也可用于本示例。
光流
  • 单个工作项目内核
  • 滑动窗口设计模式
  • 减少资源使用的技术
  • 视觉输出
  • 性能
该设计示例是 Lucas Kanade 光流算法的一个 OpenCL 实施。显示了一个高密度、非迭代、非椎体的版本(窗口大小为 52x52)在 Cyclone® V SoC 开发套件上以超过每秒 80 帧的速度运行。

为帮助您快速启动和运行,我们提供了内部与设计合作伙伴创建的大量平台(如下所示),这些平台支持面向 OpenCL 的英特尔 FPGA SDK。

主板 应用区域 特性 提供商
采用英特尔 Arria® 10 GX FPGA 的英特尔® 可编程加速卡 高性能计算
  • 英特尔 Arria 10 GX FPGA
  • 10AX115N2F40E2LG
  • 高性能多 GB SERDES 收发器(最高 15 Gbps)
  • 1150000 个可用逻辑元件(-2L 速度等级)
  • 53 Mb 嵌入式内存
  • 带纠错码 (ECC) 的 8 GB DDR4 内存条 (ECC)(2 个内存条)
  • 1 Gb (128 MB) 闪存
  • PCIe x8 Gen3 电气,x16 机械
  • 用于 FPGA 和闪存调试与编程的 USB 2.0 接口
  • 1X QSFP+,支持 4X 10GbE 或 40GbE
  • 标准高度,1/2 长度
    • 按请求提供半高选项
Intel
S5PH-Q PCIe 主板 网络
  • 高密度 Altera Stratix V GX/GS FPGA
  • PCIe x8 接口支持 Gen1、Gen2 或 Gen3
  • 用于 40GigE 或 10GigE 的双 QSFP+ 外壳指向 FPGA,可实现最低延迟
  • 最高可支持16 GB DDR3 SDRAM
  • 最高可支持 72 MB QDRII/II+
  • 2 个 SATA 连接器
  • 支持时间戳
  • 支持智能平台管理的主板管理控制器
  • 实用程序 I/O 包括:USB 2.0、RS-232 和 JTAG
BittWare

A10PL4 PCIe 主板
高性能计算
  • Altera Arria 10 GX FPGA
  • PCIe x8 接口支持 Gen1、Gen2 或 Gen3
  • 双 QSFP 外壳用于 2x 40GbE 或 8x 10GbE
  • 内存:最高 32 GB 带 ECC 的 DDR4 SDRAM (x72)
  • 支持智能平台管理的主板管理控制器
  • 精密时钟和时间选项
  • 实用程序 I/O :USB 2.0

 

BittWare
WARP II 高性能计算
  • 双英特尔 Stratix 10 FPGA
  • 最高可支持 272 GB DDR4(每 FPGA 136 GB)
  • 20 TFLOPs (10 TFLOPs/FPGA)
  • PCIe x16 Gen3
  • 2x QSFP + 40/100GbE
  • L tile:40GbE 在 10 Gbps 背板性能下运行
  • H tile:100GbE 在 28 Gbps 背板性能下运行
  • 英特尔 Max10 FPGA
  • NXP 半导体* K61 微控制器
  • GPU 大小的 PCIe 外形
Colorado Engineering
Proc10S 高性能计算
  • Stratix 10 GX/SX FPGA
  • 面向 SX 设备、四核 64 位 Arm* Cortex-A53* MPCore 处理器
  • PCIe x16 Gen3 或独立
  • 高达 10x 26 Gbps + 8x 17.4 Gbps 可再配置收发器(共 400 Gbps)
  • 外形:全高,双宽,¾ 长度 PCI Express 卡
  • 支持高达 12 V/300 W
  • 2x QSFP28,2x SFP28 和 Gidel 高速连接器
  • 多级内存结构 (260+ GB):
    • 增强的 MLAB (640b) SRAM (15 Mb)
    • 在高达 32 Gbps/模块的条件下实现高达 11,721 M20K (20 Kb) SRAM (229 Mb)
    • 持续吞吐量最高为 108 Gbps 的 4 GB DDR4 SDRAM 板载内存
    • 256 GB DDR4 SDRAM(2 个 RDIMM 列)可实现最高 400 Gbps 的持续吞吐量
    • 配置闪存、串行闪存 (SPI) 和串行 EEPROM
  • 获得基于英特尔 SDK 的 Gidel OpenCL BSP 和 HLS (I++) ASP 的支持
Gidel

520N 网络加速卡

网络
  • 英特尔 Stratix 10 F1760 NF43 软件包
  • 16 通道 PCI Express Gen3
  • DDR4 SDRAM 内存
    • 四列 DDR4 SDRAM x 72 位 每列 8 GB(共 32 GB / 64 GB 版本也可用)
    • 传输速率:2400 MT/秒
  • 4 个 100/40/25/10G QSFP28 网络端口
    • L-TILE:支持多达 2 个 100G 网络端口
    • H-TILE:支持多达 4 个 100G 网络端口
    • 支持网络恢复时钟
Nallatech

Attila Instant-DevKit Arria 10 GX FMC PCIe 主板
高性能计算
  • FPGA Arria 10 GX 10AX115N4F40I3SG(1150K LE 支持 F40 软件包 FBGA / 生产设备)
  • 板载 JTAG 配置电路支持通过板载 USB blaster 进行配置
  • JTAG 头用于对 MAXV 进行编程和访问 ARRIA 10
  • 通过 MAX®10 设备和闪存进行快速被动并行 (FPP) 配置
  • 通过 128 MB (1024 Mb) 四串行 SPI NOR 闪存进行主动串行 (AS) 配置
  • AS 配置支持 CvP
  • DDR4 SODIMM 接口(高达 16 GB,速度高达 1200 MHz/2400 Mbps,72b 宽度支持 ECC 和非 ECC)
  • 128 MB (1024 Mb) 四 SPI NOR 闪存
  • 32Kb I2C EEPROM
  • 1 x QSFP+ 光学外壳(4 XCVR:每链路 12.5 Gbps)*
  • 一个串行 USB 桥接器高速链路(通过 USB 集线器)配备在前端 µUSB 连接器上
  • 1 x PCIe 边缘连接器用于 Gen3 x8 (32 Gbps)
REFLEX CES
DE5-Net FPGA 开发套件 高性能计算
  • Altera Stratix® V GX FPGA (5SGXEA7N2F45C2)
  • n-Board USB Blaster II 或 JTAG 头用于 FPGA 编程
  • 通过 MAX II CPLD 和闪存进行快速被动并行 (FPPx32) 配置
  • 2 个独立 DDR3 SODIMM 插槽,高达 8 GB,800 MHz 或 4 GB,每个插槽 933 Mhz
  • 4 个独立 550 MHz SRAM,18 位数据总线,每个为 72 Mb
  • 256 MB 闪存
  • 4 个 SFP+ 连接器
  • PCI Express (PCIe) x8 边缘连接器(包括 Windows PCIe 驱动程序)
  • 1 个 RS-422 扩展头

虽然现有类别中的 FPGA 加速器架构会带来一些便利性,但我们并不需要这些架构。这些参考平台可帮助您了解如何构建定制 FPGA。立足于现有 SoC 或网络平台,根据自己的偏好移除或修改相应的组件接口,以进行重新构建。这需要使用传统 FPGA 设计为 OpenCL™ 内核创建 I/O 环,以便与将配备在定制主板上的 I/O 接口通信。

在构建您的定制 FPGA 加速器主板时,您需要几大要素。如需开始从空白模板构建定制主板支持包,请使用定制平台工具包。

文档

定制平台工具包: Windows* 或 Linux* 下载

  • 平台的原始模板
  • 主板测试内核用于实施 I/O 接口
  • MMD 头文件用于开始构建驱动程序
  • 高性能计算平台迁移文本文件(从版本 13.1)

如需从现有平台着手并对其进行修改,您可使用这里的当前参考平台。

英特尔 Stratix® 10 GX FPGA 开发套件主板支持包参考设计

英特尔 Stratix® 10 GX FPGA 开发套件主板支持包参考设计

Stratix V 网络主板支持包参考设计;s5_net(带 PLDA UDP 堆栈);

 

 

Cyclone® V SoC 主板支持包参考设计:

 

 

面向 OpenCL 的英特尔 Arria 10 定制平台

 

 

需要帮助吗?

 

英特尔建议您联系以下经过认证的 OpenCL 主板支持服务提供商,以帮助您开发面向定制平台的 OpenCL 主板支持包 (BSP)。

 

 

 

 

 

 

 

 

 

 

 

优化培训

 

面向英特尔® Stratix® 10 设备的 OpenCL™ 编码优化 (23 分钟)

在本课程中,我们将介绍面向 OpenCL™ 的英特尔® FPGA SDK 的离线内核编译器如何优化 OpenCL 内核代码,以确保英特尔® Stratix® 10 FPGA 实现最佳性能,以及如何使用推荐的编码结构支持这些优化。

 

OpenCL™ 优化技术:安全散列算法 (SHA-1) 示例 (7 分钟)
本培训简述了一种优化方法,用于借助安全散列算法 (SHA-1) 示例为 FPGA 优化 OpenCL 实施。
 

OpenCL 优化技术:图像处理算法示例(8 分钟)
本培训简述了一种面向 FPGA 上 OpenCL 的架构优化方法,用于支持图像处理算法。

单线程对比多线程内核 (17 分钟)
了解回路管道和并行线程之间的差异,掌握使用单线程 (Task) 和多线程 (NDRange) 管道的时机。
 

面向 OpenCL 的英特尔® FPGA 中的优化和模拟流 (6 分钟)
了解如何借助模拟器和详细优化报告特性优化 FPGA 加速应用。
 

如何实施缩减 (PDF)
 

“认真对待内存访问”第 1 部分 (PDF)
 

“认真对待内存访问”第 2 部分 (PDF)
 

为英特尔 FPGA 优化 OpenCL (2 天)
本讲师授课的培训重点介绍编写为英特尔 FPGA 优化的内核功能,包括动手练习内容。
 

OpenCL 培训课程

介绍使用 OpenCL 帮助软件编程人员实施 FPGA 加速
本培训介绍了使用 OpenCL 和 FPGA 创建定制加速系统、平均实现竞争性加速器 1/5 性能的方法,推动 FPGA 广泛用于加速软件执行的趋势,以及 OpenCL 如何确保软件开发人员可使用这些资源。
 

FPGA 对比 GPGPU (21 分钟)
观看此视频短片,了解 FPGA 如何实现高能效加速,同时相比 GPGPU 大幅消除限制和提升灵活性。我们将比较这一灵活产品和 GPGPU 固定架构在解决问题方面的差异。
 

英特尔 SoC FPGA 上的 OpenCL(Linux 主机)
第 1 部分 – 工具下载和设置(5 分钟)
第 2 部分 – 使用模拟器运行向量添加示例(4 分钟)
第 3 部分 – 面向 SoC FPGA 的内核与主机代码编译(4 分钟)
第 4 部分 –运行时环境的设置(7 分钟)

这些培训课程向您介绍了如何在 Linux* 环境中开始使用 SoC 上的 OpenCL。
 

介绍使用 OpenCL 实施并行计算 (30 分钟)
简要了解 OpenCL 标准和使用英特尔 OpenCL 解决方案的优势。
 

为英特尔 FPGA 编写 OpenCL 程序(1 小时)
了解 OpenCL 标准的基本知识,及如何编写简单的程序。
 

在英特尔 FPGA 上运行 OpenCL(30 分钟)
了解面向 OpenCL 的英特尔 FPGA SDK,及如何在英特尔 FPGA 上编译和运行程序。
 

为面向 OpenCL 的英特尔 FPGA SDK 构建定制平台 (1 小时)
了解如何创建与主板和面向 OpenCL 的英特尔 FPGA SDK 配合使用的定制主板支持包。
 

介绍面向英特尔 FPGA 的 OpenCL (1 天)
本讲师授课的培训概述了并行计算、OpenCL 标准和用于 FPGA 的 OpenCL 设计流。本培训的重点内容不是编写内核,而是 FPGA 如何用于创建支持硬件加速的 OpenCL 环境。

 1产品基于已发布的 Khronos 规范,通过了 Khronos 一致性测试流程。如需了解当前的一致性状态,请访问 www.khronos.org/conformance.

OpenCL 和 OpenCL 标识是苹果公司的商标,需获得 Khronos 的许可方能使用。

英特尔和 Quartus 是英特尔公司在美国和/或其他国家的商标。