Cyclone V GT FPGA 开发套件

图1. Cyclone V GT FPGA开发板

Altera^® Cyclone^® V GT FPGA开发套件可以用于进行Cyclone V GT FPGA或者Cyclone V GX FPGA应用的原型开发。它为开发低成本、低功耗FPGA系统级设计，迅速得到结果提供了快速简单的方法。套件支持很多种功能，例如：

• FPGA原型开发
• FPGA功耗管理
• 收发器I/O性能高达5.0 Gbps
• PCI Express^® (PCIe^®) Gen2 x4 (每通路5.0 Gbps时)
• 端点或者根端口支持

订购信息

开发套件组成

Cyclone V GT FPGA开发套件包括：

• Cyclone V GT FPGA开发板(参见图1)
  • 安装的器件
    • Cyclone V GT FPGA—5CGTFD9E5F35C7N
    • MAX^® V CPLD—5M2210ZF256 (系统控制器)
    • MAX II CPLD—EPM570GT100C3N (板上USB Blaster^TM II)
    • MAX II CPLD—EPM570ZM100 (ASSP CPLD引脚布局)
  • 配置
    • 嵌入式USB-Blaster II (JTAG)
    • 快速被动并行(PFL)
    • Altera EPCQ—EPCQ256SI16N (四路串行配置器件)
  • 存储器件
    • 384 MB x40硬核存储器控制器(HMC) DDR3 SDRAM，支持纠错码(ECC)。
    • 512 MB x64软核存储器控制器(SMC) DDR3 SDRAM
    • 1 Gb x16同步闪存
  • 标准通信端口
    • PCIe x4边缘连接器
    • 千兆以太网(GbE)
    • 一路SMA时钟输出
    • 两个通用高速中间链接卡(HSMC)连接器，每个都有四路高速串行收发器通道。
    • 一个串行数字接口(SDI)通道——RX是1个SMB，TX是1个SMB。
      • 通过电阻填充选项，与HSMA共享通道。
  • 按钮、DIP开关和LED
  • 时钟
    • 可编程时钟发生器，用于FPGA参考时钟输入。
    • 125 MHz LVDS振荡器，用于FPGA参考时钟输入。
    • 148.5/148.35 MHz LVDS VCXO，用于FPGA参考时钟输入。
    • 50 MHz单端振荡器，用于FPGA和MAX V CPLD时钟输入。
    • 100 MHz单端振荡器，用于MAX V CPLD配置时钟输入。
    • SMA输入(LVPECL)
  • 电源
    • 笔记本计算机输入14 – 20 V适配器
    • PCIe边缘连接器
  • 系统监控电路
    • 电源(电压、电流、功率)
  • 机械结构
    • 标准尺寸PCIe卡(4.376" x 6.600")
• Cyclone V GT FPGA开发套件软件组成(可以通过表2下载)
  • 设计实例
    • PCIe环回和参考设计
    • 电路板测试系统(BTS) *
    • 电路板更新门户网站(BUP) *
    • 包括Nios® II嵌入式软核处理器和以太网
    • 完整的文档(参见表2)
• Cyclone V GT FPGA套件与1年订购的开发套件版(DKE) Quartus Prime软件(仅Windows平台)一同发售。

* 请观看BTS/BUP视频，详细了解Altera开发套件所包含的内置测试设计。

 

图2. Cyclone V GT FPGA开发板结构图

注释：

1.      您的套件包括了Quartus Prime软件(仅Windows平台)开发套件版(DKE)的许可。在一年内，该许可支持您使用订购版的大部分功能(不包括IP基本套装)。