该套件支持许多种功能,例如:

  • FPGA 原型设计
  • FPGA 功耗测量
  • 收发器 I/O 性能至高可达 5.0 Gbps
  • PCI Express* (PCIe) Gen2 x4(每通道 5.0 Gbps)
  • 支持端点或根端口

注:

买家代表产品开发商、软件开发商或系统集成商知道本商品为评估套件,未获 FCC 认证,仅适用于评估和软件开发,不得转售。

开发套件内容

Cyclone® V GT FPGA 开发套件包含以下内容:

  • Cyclone® V GT FPGA 开发板
  • 特性器件
  • Cyclone® V GT FPGA—5CGTFD9E5F35C7N
  • MAX® V CPLD—5M2210ZF256(系统控制器)
  • MAX® II CPLD—EPM570GT100C3N(板载 USB Blaster™ II)
  • MAX® II CPLD—EPM570ZM100(ASSP CPLD 尺寸规格)
  • 配置
  • 嵌入式 USB-Blaster™ II (JTAG)
  • 快速被动并行 (PFL)
  • 英特尔® EPCQ—EPCQ256SI16N(四路串行配置器件)
  • 内存设备
  • 带有纠错码 (ECC) 的 384 MB x40 硬核内存控制器 (HMC) DDR3 SDRAM
  • 512 MB x64 软内存控制器 (SMC) DDR3 SDRAM
  • 1 Gb x16 同步闪存
  • 标准通信端口
  • PCIe x4 边缘连接器
  • 千兆以太网 (GbE)
  • 一路 SMA 时钟输出
  • 两个通用高速夹层卡 (HSMC) 连接器,每个连接器具有四条高速串行收发器通道
  • 一条串行数字接口 (SDI) 通道 —1 个 SMB 用于 RX,1 个 SMB 用于 TX
  • 通过电阻填充选项与 HSMA 共享通道
  • 按钮、DIP 开关和 LED
  • 时钟
  • 可编程时钟生成器,用于 FPGA 参考时钟输入
  • 125 MHz LVDS 振荡器,用于 FPGA 参考时钟输入
  • 148.5/148.35 MHz LVDS VCXO,用于 FPGA 参考时钟输入
  • 用于 FPGA 和 MAX® V CPLD 时钟输入的 50 MHz 单端振荡器
  • 用于 MAX® V CPLD 配置时钟输入的 100 MHz 单端振荡器
  • SMA 输入接口 (LVPECL)
  • 功率
  • 笔记本电脑直流输入 14 – 20 伏适配器
  • PCIe 边缘连接器
  • 系统监控电路
  • 电源(电压、电流、功率)
  • 机械
  • PCIe 卡标准尺寸(4.376 英寸 x 6.600 英寸)
  • Cyclone® V GT FPGA 开发套件软件内容(可从表 2 下载)
  • 设计示例
  • PCIe 环回和参考设计
  • 主板测试系统 (BTS)*
  • 主板更新门户 (BUP)*
  • 包括 Nios® II 嵌入式软核处理器和以太网
  • 完整文档(请参阅表 2)
  • Cyclone® V GT FPGA 套件附带有英特尔® Quartus® Prime 设计软件的开发套件版 (DKE) 为期 1 年的订阅(仅限 Windows 平台)。
注:

1
您的套件包含 Quartus® Prime 设计软件开发套件版本 (DKE) 的许可证(仅限 Windows 平台)。在一年的有效期内,许可证允许您使用订阅版的大多数功能(不包括知识产权基础套件)。