Intel® Stratix® 10 MX (DRAM系统级封装)器件概述

ID 683149
日期 2/27/2018
Public

1. Stratix 10 MX (DRAM系统级封装)器件概述

所作的更新针对于:
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
与分立DRAM解决方案相比, Intel® Stratix® 10 MX DRAM系统级封装(SiP)可以提供高于10倍的存储带宽,这满足了下一代设计的存储带宽要求。

Intel® Stratix® 10 MX器件集成3D堆栈式高带宽DRAM存储器(HBM2)和高性能单片14-nm FPGA架构芯片,以及多个高速收发器tile,全部在一个倒装(flip-chip) FBGA封装中。

这种新型的器件为FPGA提供了最高的存储器带宽,消除了高性能系统(包括数据中心、广播、固网、网络和高性能计算系统)中存储器带宽的瓶颈问题。 Intel® Stratix® 10 MX器件使您能够实现最高的存储器带宽和最低的系统功耗,每瓦特度量为您提供最佳的带宽。

Intel® Stratix® 10 MX器件具有多项突破性创新,例如:新的HyperFlex®内核体系结构、双模式56 Gbps PAM-4 / 30 Gbps NRZ收发器、基于四核64-bit ARM® Cortex®-A53的嵌入式的硬核处理器系统(HPS),以及基于Intel的嵌入式多管芯互连桥接(EMIB)的先进封装技术。这些器件展示Intel在高性能可编程器件方面的领先地位,以及我们致力于为您最具挑战的系统问题提供最先进的解决方案的承诺。

Intel® Stratix® 10 MX器件的重点创新包括:

  • 与上一代高性能FPGA相比,全部新的HyperFlex内核体系结构能够提供2倍的内核性能
  • 设计了硬核HBM2控制器旨在提供最高水平的性能
  • 业界领先的Intel 14-nm三栅极(FinFET)技术
  • 异构3D系统级封装(SiP)技术
  • 集成3D堆栈式高带宽DRAM存储器(HBM2)
  • 单片内核架构,逻辑单元(LE)高于210万
  • 在异构3D SiP收发器tile上多达96个全双工收发器通道
  • 芯片到芯片、芯片到模块以及背板驱动的收发器数据速率高达56 Gbps PAM-4和30 Gbps NRZ
  • 嵌入式eSRAM (45 Mbit)和M20K (20 kbit)内部SRAM存储器模块
  • 小数分频综合和基于发送锁相环的(PLL)的极低抖动LC tank
  • 硬核PCI Express® Gen3 x16知识产权(IP)模块
  • 硬核100G以太网MAC、100G Reed-Solomon FEC和KP-FEC模块
  • 硬核存储控制器和PHY支持每管脚高达2666 Mbps的DDR4速率
  • 硬核定点和IEEE 754兼容的硬核浮点精度可调数据信号处理(DSP)模块,其中高达6.5 TFLOPS的计算性能,还有每瓦特80 GFLOPS的功耗效率
  • 运行高达1.5 GHz的四核64-bit ARM Cortex-A53嵌入式处理器
  • 可编程时钟树综合用于灵活、低功耗、低偏移时钟树
  • 专用安全器件管理器(SDM)用于:
    • 增强器件配置和安全
    • AES-256、SHA-256/384和ECDSA-256/384加密/解密加速器和认证
    • 多因子认证
    • 物理反复制技术(PUF)服务和软件可编程器件配置能力
  • 与上一代高性能FPGA相比,先进的功耗节省功能可以降低70%的内核功耗

有了这些功能, Intel® Stratix® 10 MX器件是各种市场中要求最高存储器带宽应用的理想选择,例如:

  • 计算和存储 — 用于加速定制服务器、云计算和数据中心
  • 网络 — 用于太比特、400G和多个100G桥接、聚合、封装处理和流量管理
  • 光传网络 — 用于OTU4、2xOTU4、4xOTU4
  • 广播 — 用于高端演播室的分布、头端器编码/解码、边缘QAM
  • 军事 — 用于雷达、电子作战和安全通信
  • 医疗 — 用于诊断扫描机和诊断成像
  • 测试和测量 — 用于协议分析器和应用测试器
  • 无线 — 用于下一代5G网络