Intel® Hyperflex™ 体系结构高性能设计手册

ID 683353
日期 10/04/2021
Public
文档目录

1. Intel® Hyperflex™ FPGA体系结构介绍

所作的更新针对于:
Intel® Quartus® Prime设计套件 21.3
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
本文档介绍了通过使用 Intel® Hyperflex™ FPGA体系结构来实现最大性能的设计方法。 Intel® Hyperflex™ FPGA体系结构支持新的Hyper-Retiming、Hyper-Pipelining和Hyper-Optimization设计方法,这些设计方法可以在 英特尔® Stratix® 10 英特尔® Agilex™ 器件中实现最高时钟频率。
Intel® Hyperflex™ 体系结构FPGA
Intel® Hyperflex™ 体系结构器件 Intel® Hyperflex™ 体系结构描述
英特尔® Stratix® 10 FPGA

一种“寄存器无处不在(registers everywhere)”的体系结构,将可旁路的Hyper-Register封装到器件内核的布线段中以及所有的功能模块输入上。布线信号可以先穿过寄存器,也可以旁路寄存器直接到达多路复用器,从而提高了带宽和面积以及电源效率。

英特尔® Agilex™ FPGA
图 1. 寄存器无处不在(Registers Everywhere)
图 2. 可旁路的超级寄存器(Bypassable Hyper-Register)

本文档提供了关于使用 Intel® Hyperflex™ FPGA体系结构的特定设计指南、工具流程和实例: