AN 661: 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置

ID 683640
日期 10/14/2019
Public
文档目录

1. 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置

所作的更新针对于:
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
您可以使用28-nm器件(Arria® V、Cyclone® V和Stratix® V器件系列)来实现小数分频锁相环(PLL)重配置,以及使用 Intel® Quartus® Prime软件中的Altera PLL和Altera PLL Reconfig IP内核对小数分频PLL进行动态相移。

小数分频PLL使用分频计数器和不同电压控制的振荡器(VCO)抽头来执行频率综合和相移。例如:您可以在28-nm器件的PLL中重配置计数器设置以及动态地相移小数分频PLL (fPLL)输出时钟。也可以更改电荷泵和环路滤波器组件,这会对小数分频PLL带宽产生动态影响。您可以使用这些fPLL组件来实时更新时钟频率、fPLL带宽和相移,而无需重配置整个FPGA。