基本要素

状态
Launched
发行日期
2011
光刻
28 nm

资源

逻辑元素 (LE)
35500
自适应逻辑模块 (ALM)
13460
自适应逻辑模块 (ALM) 寄存器
53840
结构和 I/O 相锁环路 (PLL)
4
最大嵌入式内存
1.641 Mb
数字信号处理 (DSP) 区块
57
数字信号处理 (DSP) 格式
Variable Precision
硬内存控制器
外部内存支持 (EMIF)
DDR2, DDR3, LPDDR2

I/O 规格

最大用户 I/O 计数
208
I/O 标准支持
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, HiSpi, SLVS, Sub-LVDS
最大 LVDS 对
104
最大 NRZ 收发器
3
最大 NRZ 数据速率
3.125 Gbps
收发器协议硬 IP
PCIe Gen1

先进技术

FPGA 比特流安全
模拟到数字转换器

封装规格

封装选项
U324, U484, F484

补充信息

其他信息 URL