基本要素

状态
Launched
发行日期
2013
光刻
14 nm

资源

逻辑元素 (LE)
1325000
自适应逻辑模块 (ALM)
449280
自适应逻辑模块 (ALM) 寄存器
1797120
结构和 I/O 相锁环路 (PLL)
16
最大嵌入式内存
114 Mb
数字信号处理 (DSP) 区块
2592
数字信号处理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
硬内存控制器
外部内存接口 (EMIF)
DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 规格

最大用户 I/O 数量
688
I/O 标准支持
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
最大 LVDS 对
336
最多不归零 (NRZ) 收发器
48
最大不归零 (NRZ) 数据速率
28.3 Gbps
收发器协议硬 IP
PCIe Gen3, 100G Ethernet

先进技术

超级注册
FPGA 比特流安全

封装规格

封装选项
F1760

补充信息

其他信息 URL