英特尔® Stratix® 10 SoC 采用英特尔 14 纳米制程技术制造,将四核 ARM* Cortex*-A53 MPCore* 硬处理器系统与革命性的英特尔® Hyperflex™ FPGA 架构进行了组合,在性能、功效、密度和系统集成方面具有突破性优势。相比前一代高性能 FPGA,英特尔® Stratix® 10 设备实现了 2 倍性能提升,并将功耗降低了多达 70%。1

系列变体

详细了解所有设备变体和规格比较情况。

查看概述表

优势

通过集成 FPGA 和 ARM* 处理器,英特尔® Stratix® 10 SoC 为 5G 无线通信、软件定义无线电、军事应用安全计算、网络功能虚拟化 (NFV) 和数据中心加速提供了理想的解决方案。

出众的设计成就卓越的的工作效率

提升设计工作效率是英特尔® Stratix® 10 SoC 架构的优势之一。英特尔® Stratix® 10 SoC 提供与前一代 SoC 的全面软件兼容性、由 ARM 软件和工具构成的广泛生态系统以及增强的 FPGA 和数字信号处理 (DSP) 硬件设计流程。

  • 庞大的 ARM 软件开发生态系统 
  • 28 纳米 Cyclone® V 和 Arria® V SoC 与 20 纳米英特尔® Arria® 10 SoC 之间的软件兼容性
  • 英特尔® Quartus® Prime 软件采用:
    • 支持开放计算语言 (OpenCL™) 编译器的高级自动化设计流程
    • 基于模型的 DSP 硬件设计,包含面向英特尔® FPGA 的 DSP Builder
  • 英特尔® Stratix® 10 SoC 虚拟平台,支持早期软件开发和认证

   

实现性能突破

打破带宽障碍

  • 相比面向多端口设计的前一代 FPGA,数据速率高达 30 Gbps 的多达 144 个收发器可提供 4 倍的串行收发器带宽
    • 面向多功能数据交换应用的 30 Gbps 背板功能
    • 支持领先接口标准的 56 Gbps 芯片到芯片/模块功能路径
  • 在串行内存中可实现超过 2.5 Tbps 的带宽,支持 Hybrid Memory Cube
  • 在并行内存接口中可实现超过 2.3 Tbps 的带宽,支持速率为 2,666 Mbps 的 DDR4 SDRAM

降低运营成本

  • 四核 ARM* Cortex*-A53 处理器,针对每瓦性能进行了优化
  • 英特尔® Stratix® 10 设备利用英特尔的领先制程技术,可为您提供最高能效
    • 比前一代高端 SoC 的功耗低 70%
    • 高达每瓦 80 GFLOPS 的单精度浮点功效

实现较高的系统集成水平

  • 64 位四核 ARM Cortex-A53 处理器,支持硬件虚拟化、系统管理和监控功能以及加速预处理等
  • 单片实施具有 550 万个逻辑元件的最高密度 FPGA 结构
  • 异构 3D SiP 解决方案,包括收发器和其他高级组件

优化的 FPGA 和 SoC 设计软件可帮助设计师实现卓越的工作效率

  • 借助采用 ARM* Development Studio 5* (DS-5*) 英特尔® SoC FPGA 版工具包的英特尔® FPGA SoC FPGA 嵌入式开发套件 (EDS),开展异构调试、分析和整体芯片可视化
  • 专为数百万逻辑元件 (LE) FPGA 设计优化的全新引擎可提供
    • 编译速度提升高达 8 倍
    • 显著减少的设计迭代
    • 超感知设计流程,可优化英特尔® Hyperflex™ FPGA 架构的设计
  • 使用面向 OpenCL™ 的英特尔® FPGA SDK 进行基于 C 语言的设计输入,提供一个易于在 SoC FPGA 上实现的设计环境2
  • 借助英特尔® FPGA SDK for OpenCL™,开展基于 C 语言的异构建模和硬件设计

缩短上市时间

  • 开始使用英特尔® Arria® 10 SoC 进行设计,迁移至英特尔® Stratix® 10 SoC
    • 与前一代 SoC 的代码兼容性
    • Cortex-A53 处理器支持 32 位执行模式
  • 补充性英特尔® Enpirion® PowerSoC 可为英特尔® Stratix® 10 SoC 提供经过验证的全面电源解决方案,实现更高性能、更低的系统功耗、更出色的可靠性、更小尺寸以及更快的上市速度

获取全面的高性能 FPGA 安全功能

  • 集成式安全设备管理器 (SDM),可灵活地更新配置代码
  • 多因素身份验证
  • 物理不可克隆功能 (PUF)

 

特性

英特尔® Stratix® 10 SoC HPS 架构现在包括一个系统内存管理单元,该单元支持跨处理器和 FPGA 域实施硬件虚拟化。英特尔® Stratix® 10 SoC 添加了一个高速缓存一致性单元,以便为 ARM* Cortex*-A53 MPCore* 处理器提供单向 (I/O) 高速缓存一致性。英特尔® Stratix® 10 SoC 还包括高达 10 TFLOPS 的硬化浮点数字信号处理 (DSP) 模块、嵌入式高速收发器、硬内存控制器和协议知识产权 (IP) 控制器,这些组件都组合在一个高度集成的封装中。

 

英特尔® Stratix® 10 SoC 采用英特尔 14 纳米 FinFET 制程技术制造,采用基于四核 ARM* Cortex*–A53 MPCore* 处理器集群的第三代硬处理器系统 (HPS)。硬核处理器系统还包括了大量的外设功能,结合了突破性的 Hyperflex™ FPGA 结构,实现了业界性能最高的 SoC FPGA 产品系列。

英特尔® Stratix® 10 SoC 结构图

HPS:四核 ARM* Cortex*-A53 硬处理器系统
SDM:安全设备管理器
EMIB:嵌入式多芯片互连桥接

特性

描述

处理器

最高 1.5 GHz 的四核 ARM Cortex-A53 MPCore* 处理器集群

协处理器

矢量 (VFPU) 单精度和双精度,面向每颗处理器的 ARM Neon* 媒体处理引擎

一级高速缓存

带奇偶校验的 32 KB 一级指令高速缓存,带纠错码 (ECC) 的 32 KB 一级数据高速缓存

二级高速缓存

带 ECC 的 1 MB KB 共享二级高速缓存

片上内存

256 KB 片上 RAM

系统内存管理单元

系统内存管理单元支持统一的内存模式,将硬件虚拟化扩展为在 FPGA 结构中实施的外围设备。

高速缓存一致性单元

提供单向 (I/O) 一致性,使主 CCU 能够查看 ARM* Cortex-A53 MPCore CPU 的一致内存。

直接内存访问 (DMA) 控制器

8 通道直接内存访问 (DMA)

以太网介质访问控制器 (EMAC)

3 个 配有集成 DMA 的 10/100/1000 EMAC

USB 便携式控制器 (OTG)

两个配有集成 DMA 的 USB OTG

UART 控制器

2 个 UART 16550(兼容)

串行外设接口 (SPI) 控制器

4 个 SPI

I2C 控制器

5 个 I2C

SD/SDIO/MMC 控制器

1 个带有 DMA 和 CE-ATA 支持的 eMMC 4.5

NAND 闪存控制器

1 个 ONFI 1.0 或更高版本 8 位和 16 位支持

通用 I/O (GPIO)

最高 48 个软件可编程 GPIO

计时器 4 个通用计时器,4 个监视计时器
系统管理器 包含内存映射控制和状态寄存器与逻辑,以控制系统级功能和其它 HPS 模块。
重新设置管理器 在 HPS 和 FPGA 结构中基于来自源的重设请求重新设置信号,并将软件写入模块重设控制寄存器。
时钟管理器 提供软件可编程时钟控制,以配置在 HPS 中生成的全部时钟。

设计工具

查看并了解相关的开发工具,以便针对英特尔® SoC FPGA 构建软件并创建 FPGA 设计。

生态系统

英特尔® SoC FPGA 基于 ARM* 处理器,并继承了 ARM 生态系统的优势。英特尔、我们的生态系统合作伙伴以及英特尔® SoC FPGA 用户社区提供多种选择,以满足您的 SoC FPGA 开发需求。

视频

英特尔® Stratix® 10 设备演示视频

在本视频中,我们介绍了英特尔® Stratix® 10 FPGA 独特的收发器架构。查看通过英特尔 EMIB 技术连接的 H-Tile 收发器,它能够以 28 Gbps 的背板性能运行。

观看视频

英特尔® Stratix® 10 设备中的英特尔® Hyperflex™ FPGA 架构可实现 2 倍的最高频率性能。1本视频并排比较了原始设计和 Hyper 优化设计。

观看视频

英特尔® Stratix® 10 设备包括 PCI Express* (PCIe*) 和内存控制器硬知识产权 (IP) 模块,结合了 Avalon® Memory Mapped 和直接内存访问 (DMA) 功能,可提供一种高性能的参考设计。

观看视频

文档和支持


查找面向英特尔® Stratix® 10 SoC FPGA 设计的技术文档、视频和培训课程。

产品和性能信息

1

利用英特尔® Quartus® Prime Pro 16.1 早期测试版对 Stratix® V 和英特尔® Stratix® 10 进行对比。借助包含超级重定时、超级管线和超级优化 3 个步骤的优化流程对 Stratix® V 设计进行优化,以充分利用英特尔® Stratix® 10 架构中对内核结构中的分布式寄存器的增强。借助英特尔® Quartus® Prime Pro Fast Forward Compile 性能探查工具对设计进行分析。有关更多详细信息,请参考英特尔® HyperFlex™ FPGA 架构概述白皮书:https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf。实际性能根据设计优化级别的不同而有所差异。在特定系统中对组件性能进行特定测试。硬件、软件或配置的任何差异都可能影响实际性能。当您考虑采购时,请查阅其他信息来源评估性能。如欲了解有关性能及性能指标评测结果的更完整信息,请访问 http://www.intel.cn/benchmark

2

OpenCL™ and the OpenCL logo are trademarks of Apple Inc. used by permission by Khronos.