Nios® II 处理器优势

Nios® II 嵌入式处理器可提供理想的嵌入式解决方案,从而实现出色的灵活性、高性能、低成本和较长的生命周期等优势。 

灵活性

全球应用最广泛的处理器

通过将 CPU、外设、内存接口和定制硬件外设进行完美组合,满足每次新设计的特殊要求,Nios® II 处理器能够灵活地满足您的需求:

  • 最优的 CPU 系列 — 从多种 Nios® II CPU 中进行选择,每一种都针对特定的价格/性能点进行了优化,均由相同的软件工具链提供支持。
  • 可定制外设集 — 利用英特尔® Quartus® Prime 软件和提供的嵌入式外设,针对应用需要,建立并配置合适的外设、内存和 I/O 电路,而这些是商用处理器所不能提供的。
  • 目标芯片选择 — 英特尔提供多种 FPGA ,能够满足较大范围的成本/性能需求。Nios® II 处理器支持所有的英特尔主流 FPGA。
  • 可扩展的性能 — 通过硬件加速器、定制指令,以及多处理器系统来提升软件性能。现在,英特尔还提供自动加速工具

嵌入式开发人员面临的主要挑战是选择一款最适用的处理器,既不浪费性能又不会牺牲功能。市场上有来自多家供应商的数百种处理器可供选择,每种产品都在外设、内存、接口和性能上各具特点。您很难避免花费过多(确保达到功能和性能的要求)或者未能满足实际需要(为了避免在不需要的功能或者性能上超支)。

较长的生命周期

Nios® II 处理器能够在产品生命周期的每一阶段延长使用时间,帮助产品开发人员增加产品回报,这包括:

  • 更快的将产品推向市场
  • 增加特性,降低成本,在市时间更长
  • 避免了高成本的处理器过时问题,防止过早退出市场

Nios® II 处理器在产品生命周期的每一阶段都有自己的优势。

开发

产品快速上市优势 — FPGA 由于具有可编程特性,因此,产品能够很快面市。简单的修改 FPGA 设计就能够修复很多常见的设计错误。 Nios® II 处理器系统可通过提供完整的开发套件、多种参考设计和强大的硬件设计工具,充分发挥这种灵活性,并进一步加快产品面世速度。它还提供软件设计工具,比如 Nios® II 集成开发环境 (IDE)。

率先入市通常意味着发售的产品还不太能满足需求。使用了 Nios® II 处理器基于 FPGA 的系统具有独特的优势,能够更新已经部署在现场的产品硬件特性,同样也可以更新软件。这解决了很多问题:

  • 延长产品生命周期,支持随时间变化完善硬件特性
  • 降低了使用基于新(或者变化的)标准的硬件的风险
  • 简化了硬件缺陷修复,不需要产品返工

获得竞争优势 — 如果采用常用的硬件平台,竞争优势将难以保持。在您的产品中使用一个或者多个 Nios® II 处理器、硬件加速器、定制指令和可定制外设,这种竞争优势是很难超越的。

推出和增长

推出和增长阶段的特点是规模快速增长,通过量产和降低成本来获得收益。产品工程师一直使用 FPGA 快速实现全面投产,而英特尔的新一代低成本 FPGA 帮助在投产过程中保持同样的设计流程,从原型开发直至量产发售的全过程。

另外,通用 Nios® II 处理器支持嵌入式开发人员灵活添加硬件特性或加速器,即使在开发后期也可如此。这样能够显著提升性能和添加特性,让您的产品从激烈的竞争中脱颖而出。

成熟和下滑

降低成本 — 在这一阶段,市场不再增长;关键问题是来自竞争对手的成本压力。英特尔为 Nios® II 处理器、外设和交换架构互联等需要移植到标准单元 ASIC 的设计提供 ASIC 许可。详情请联系您当地的英特尔销售代表。

 

处理器过时 — 为了适应多样化客户群,嵌入式处理器厂商为一个处理器家族提供多种配置选择。但许多处理器变体的过时时间早于该家族的其他产品。聪明的设计人员认识到软核 Nios® II 处理器不会像硬核处理器那样遇到同样的市场压力。Nios® II 处理器设计人员拥有专用许可在英特尔 FPGA 中开发并实施基于 Nios® II 处理器的设计,因此,即使底层 FPGA 硬件发生变化,仍然能够保留在应用软件上的投入。

英特尔 FPGA 灵活的支持最小量购买,这对于寻找最长生命周期并获得产品回报的产品经理而言是极大的帮助。市场下滑是不可避免的,而一项产品应该正常退出市场。

您可以在线购买英特尔® 设备

高性能

英特尔的 Nios® II 嵌入式处理器提供非凡的灵活性,使您能够根据自己的应用选择合适的处理器、外设、内存和接口组合,而不必为不需要的功能额外支付费用。作为一名嵌入式设计人员,您必须找到一种能够降低开发成本和组件成本的途径来满足设计规范,并及时完成设计。Nios® II 处理器为您提供了最灵活的成本优势,帮助您达到这些要求。

特性 描述
低成本处理器内核 采用 Nios® II/e“经济型”内核 - 成本最低的 Nios II 处理器,占用最少的逻辑和内存资源。
更灵活的系统级集成 将一个甚至多个 CPU 与恰当的外设、内存和 I/O 接口相整合,建立最合适的系统,极大的降低了电路板成本、复杂度和功耗。
成本最优的 FPGA 结合 Nios® II/e 内核和低成本 Cyclone® III FPGA,成本仅为 Cyclone® III 设备的 25%。这样将有大量的逻辑用于实施之前由外部设备处理的功能。 了解有关英特尔 Cyclone® 系列的更多信息
最具成本效益的加速 将性能要求较高的软件功能卸载给 FPGA 中的硬件加速器,以最具成本效益的方式来提升软件性能。
低成本工具和开发套件 现在,您可以下载 Nios® II 嵌入式设计套件,免费评估使用处理器和工具。然后,您可以决定购买低成本开发套件,它含有您建立完整片上微处理器系统所需的一切。了解有关 Nios® II 开发套件的更多信息。
无版税许可 在英特尔® FPGA 中实施 Nios® II 处理器无需版税。 了解有关 Nios® II 开发套件的更多信息。

高性能

英特尔的 Nios® II 处理器非常灵活,帮助您在嵌入式设计中获得最佳性能,而不必购买时钟频率较高、功耗较大而又昂贵的商用处理器。此外,Nios® II 处理器还避免了在最后一刻对汇编语言代码的修改,根据自己的设计需要,配置性能特性。

特性 描述 了解详细信息
高性能处理器内核 采用 Nios® II/f “快速”内核优化对性能要求较高的应用,该内核支持 6 级流水线、动态分支预测、指令和数据缓冲,性能超过 250+ MHz。高性能 FPGA,例如 Stratix® III 设备系列型号,为 Nios® II/f 内核提供了充足的性能,完成大量的内核处理任务。 英特尔 Stratix® 系列 FPGA
多功能、高性能 FPGA 使用多内核系统来扩展系统性能,或者将软件划分成多个简单任务。Nios® II 嵌入式设计套件 (EDS) 支持建立定制多内核系统。Nios ®II 处理器和密度非常高的 FPGA 相结合,例如 Stratix® III 设备系列型号,是建立高性能多处理器应用的理想选择。

创建多处理器 Nios® II 系统教程 (PDF)

英特尔 Stratix® 系列 FPGA

宽带总线结构 使用 SOPC Builder 系统生成工具自动生成 Avalon® 互连结构,以支持您所构建的任何系统。该工具支持您生成高吞吐量系统,从而支持同步多主/从连接、直接内存访问 (DMA) 通道和片上数据缓冲器。

Avalon® 交换结构特性

Avalon® 接口规范 (PDF)

定制指令 在 Nios® II 指令集中增加定制指令,加速对时间要求较高的软件算法。 Nios® II 定制指令用户指南 (PDF)
快速可配置片上内存 为高性能应用建立固定的低延迟片上内存缓冲。

Nios II® 软件开发人员手册中的高速缓存和紧耦合内存 (PDF)

使用 Nios® II 紧耦合内存教程 (PDF)

采用 FPGA 灵活地进行处理

一般而言,在设计周期的最后,嵌入式开发人员在加速性能实现上的选择余地不大,这些选择包括购买速度更快的处理器或者手动调整汇编语言子程序等。尽管这两种方法都能奏效,但是代价却不能忽略。设计人员不希望增加成本或者功耗。谁愿意手动调整那些针对特定处理器架构的汇编代码呢?

Nios® II 处理器将是最合适的选择,如果:

  • 您的应用程序已经变得庞大而复杂,难于开发和调试,但是又不得不按计划完成
    • 通过点击几下鼠标建立一个多处理器 Nios® II 系统,将程序划分成更小、更简单的部分。您将满足时序要求,对应用程序进行验证,并及时发运产品。
  • 您的应用程序没有达到时序要求
    • Nios® II 开发人员可以只针对出现瓶颈的例程增加定制指令或者硬件加速器。

FPGA 和 Nios® II 处理器为您提供了全新的工具箱,提供多种选择帮助您降低嵌入式设计的风险。

JTAG 调试模块

Nios® II 架构支持 Joint Test Action Group (JTAG) 调试模块,提供片上仿真功能,由主机 PC 在远端控制处理器。基于 PC 的软件调试工具,例如:Nios® II 嵌入式设计套件 (EDS),与 JTAG 调试模块进行通信,在以下方面为设计人员提供了帮助:

  • 将程序下载至内存
  • 启动、停止执行
  • 设置断点和观察点
  • 分析寄存器和内存
  • 收集实时执行跟踪的数据

与 JTAG 电路相连的调试模块内建在所有的英特尔® FPGA(图 1 所示)中,通过下载电缆与主机 PC 连接,例如英特尔 USB BlasterTM 电缆(包含在 Nios II 开发套件中),或者第三方提供的系统分析仪探针等。

软件开发人员可以从主机软件中访问内核,主机软件包括 Nios® II EDS(包含在所有的 Nios® II 开发套件中)或者从英特尔的嵌入式软件工具合作伙伴提供的 IDE 和调试工具。

要求高级调试特性集的客户可升级至第三方探针解决方案。

Nios® II 处理器手册提供 JTAG 调试模块和使用 Nios® II IDE 进行软件调试更详细的信息。

 

硬件加速

您需要提高性能吗?没有问题。实现硬件加速非常简单,就像使用 FPGA 可编程逻辑卸载并加速通常在应用软件中实现的任务一样。

请继续阅读,了解在 FPGA 中加速软件的详细信息。

定制指令

与硬件加速器相似,定制指令支持 Nios® II 设计人员将部分软件代码在硬件功能中实现,从而提升了系统性能。但是,定制指令是在处理器边界内实现的,扩展了 CPU 指令集以加速对时间要求较高的软件。

利用 Nios® II 处理器的可配置特性,设计人员能够将定制逻辑直接集成到算术逻辑单元 (ALU) 中。 定制指令支持开发人员优化应用的软件内循环,比如数字信号处理 (DSP)、数据包标头处理,以及计算密集型应用。这样可减少复杂的操作序列,只需在硬件中实施单个指令。

使用定制指令,设计人员能够优化系统性能,其实现方式是传统商用处理器所不具备的。Platform Designer(原名为 Qsys)提供一个图形用户界面,方便开发人员轻松导入其硬件设计文件,以创建将自动集成至 Nios® II 处理器的定制指令。

Nios® II 处理器定制指令提供:

  • 256 条用户定义的指令
  • 固定和可变周期运算
  • 用户逻辑导入向导
  • C 和汇编语言软件宏

Nios® II 处理器内核

Nios® II 处理器变体

与其他软核处理器相比,世界上越来越多的设计人员使用了 Nios® II 嵌入式处理器,该处理器一直是 FPGA 设计的业界标准处理器。Nios® II 系列嵌入式处理器目前由三种处理器内核构成,提供常用指令集架构,每一种内核都针对特定的价格/性能点进行了优化,由相同的软件工具链 提供支持。

设计人员可以从以下内核中进行选择:

  • Nios® II/f:快速
  • Nios® II/e:经济

如欲了解有关 Nios® II 处理器内核的技术详情,请参阅《Nios® II 处理器参考手册》中的“Nios® II 内核实施详情”章节。

注:Nios® II/s 内核仅适用于 Nios® II Classic 产品。目前,选择 /f 内核和配置相应选项可创建具有相同配置的内核。 

Nios® II/f “快速”

英特尔专门设计 Nios® II/f “快速”处理器以提高性能。性能超过了 300 MIPS* (*Dhrystones 2.1 基准测试),它非常适合性能关键的应用,以及代码或者数据量较大的应用,例如运行全功能操作系统等。

Nios® II/f 内核由 Nios® II 嵌入式设计套件 (EDS) 提供支持,它包括基于 Eclipse 的 Nios® II 集成开发环境 (IDE)。

Nios® II/f 内核具有:

  • 内存管理单元 (MMU)
  • 内存保护单元 (MPU)
  • 外部矢量中断控制器
  • 高级异常支持
  • 单独的指令和数据缓冲(512 字节至 64 KB)
  • 访问高达 4 GB 的外部地址空间
  • 指令和数据可选紧耦合内存
  • 六级流水线,提高了每 MHz 的最大 MIPS*(*Dhrystones 2.1 基准测试)
  • 单周期硬件乘法和桶形移位器
  • 硬件划分选项
  • 动态分支预测
  • 256 条 定制指令,不受限制的硬件加速器
  • JTAG 调试模型
  • 可选 JTAG 增强调试模组,包括硬件断点、数据触发器和实时跟踪

针对采用数字信号处理 (DSP) 模块的英特尔® 设备家族,Nios® II/f 内核提供传统功能和性能。在这种情况下,Nios® II/f 内核提供硬件乘法电路,实现单周期乘法运算。乘法单元也可以用作单周期桶形移位器。Nios® II/f 内核提供可选的除法电路,以加速除法运算。

为进一步提高性能,在英特尔性能最高的 FPGA 中实现 Nios® II/f 内核。

Nios® II/e“经济”

英特尔专门设计了 Nios® II/e“经济”处理器内核,以占用最少的 FPGA 逻辑和内存资源。目前,该内核免费用于 Nios® II Classic 和 Nios® II Gen2 处理器。英特尔 Quartus® Prime 软件和英特尔 Quartus® 开发软件版本 9.1 及更高版本不需要许可证。 Nios® II/e 内核的性能更高,但成本与常用 8051 架构相同,高达 200 MHz 时可实现超过 30 DMIPS。它所使用的逻辑元件 (LE) 不到 700。

Nios® II 嵌入式设计套件 (EDS) 支持的内核,它包括基于 Eclipse 的 Nios® II 集成开发环境 (IDE) 。

免费的 Nios® II/e 内核具有:

  • 高达 2 GB 的外部地址空间 
  • JTAG 调试模型
  • 不到 700 个 LE 便实现了系统
  • 可选的调试增强功能
  • 256 条定制指令

Nios® II/e 内核针对价格敏感的应用进行了优化,例如汽车电子、工业和消费市场等。该内核一般与英特尔的低成本 FPGA 一起提供。

Nios® II/s “标准”

Nios® II/s 内核仅适用于 Nios® II Classic 产品。目前,选择 /f 内核和配置相应选项可创建具有相同配置的内核。Nios® II/s “标准”处理器内核最初用于在不显著影响软件性能的情况下,实施较小的处理器内核。 Nios® II/s 内核(或相同的 /f 配置)面向价格敏感的中等性能应用优化,包括那些代码和数据量庞大的应用, 例如,运行全功能操作系统的系统。

Nios® II 嵌入式设计套件 (EDS) 支持的内核,它包括基于 Eclipse 的 Nios® II 集成开发环境 (IDE) 。

Nios® II/s 内核具有:

  • 指令缓冲
  • 高达 2 GB 的外部地址空间
  • 可选的指令紧耦合内存
  • 5 级流水线
  • 静态分支预测
  • 硬件乘法、除法和移位选项
  • 256 条定制指令
  • JTAG 调试模组
  • 可选 JTAG 增强调试模组,包括硬件断点、数据触发器和实时跟踪

针对采用 DSP 模块的英特尔® 设备家族,Nios® II/s 内核提供传统功能和性能。在这种情况下,Nios® II/s 内核提供硬件乘法电路,实现 3 周期乘法运算。乘法单元还可以用作单周期桶形移位器。