英特尔® Stratix® 10 FPGA 和 SoC 实现了最佳性能和最高水平的系统集成度。进一步了解英特尔® Stratix® 10 设备的独特功能和突破性优势,探索其如何帮助打造下一代高性能系统,以支持下列各种应用。

英特尔® Hyperflex™ FPGA 架构

为解决下一代系统所遇到的难题,英特尔® Stratix® 10 FPGA 和 SoC 采用了全新的英特尔 Hyperflex™ FPGA 架构,与前一代高端 FPGA 相比,时钟频率提高了 2 倍,功耗降低了高达 70%。1

《英特尔® Hyperflex™ FPGA 架构概述》白皮书

了解面向英特尔® Stratix® 10 设备的英特尔® Hyperflex™ FPGA 架构如何为下一代系统提供突破性性能。

英特尔® Hyperflex™ FPGA 架构简介

   

更高的吞吐量

  • 内核时钟频率提高 2 倍,以实现吞吐量的突破。

更强大的设计功能

  • 使用更快的时钟频率,减小了总线宽度和知识产权 (IP) 的规模,释放更多的 FPGA 资源,以添加更强大的功能。

更高的能效

  • 使用精简 IP — 在英特尔 Hyperflex™ FPGA 架构的支持下,将分布在多个设备中的设计合并到一个设备中,功耗比前一代设备降低了 70%。

更高的设计工作效率

  • 使用超感知设计工具,减少了布线拥塞和设计迭代,从而提高了性能
  • 获得更大的时序余量,更快速地达到时序收敛。

英特尔® Hyperflex™ FPGA 架构在整个 FPGA 结构中引入了额外的可旁路寄存器。每一互联布线段以及所有功能模块的输入上都有这些名为超级寄存器的寄存器。超级寄存器支持采用三种关键设计方法将内核性能提高 2 倍:

  • 精细粒度超级重新定时,避免了关键路径。
  • 零延时超级管线,避免了布线延时。
  • 灵活的超级优化,实现了最佳性能。

当您在设计中使用这些方法时,超感知设计工具会自动使用超级寄存器,以实现最大的内核时钟频率。

英特尔® Stratix® 10 设备中的英特尔® HyperFlex™ FPGA 架构

了解英特尔® Hyperflex™ FPGA 架构的特性

《英特尔® Hyperflex™ FPGA 架构硬件设计》白皮书

了解英特尔® Hyperflex™ FPGA 架构创新如何帮助设计人员达到其性能目标。

《英特尔® Hyperflex™ FPGA 架构设计软件》白皮书

了解英特尔® Hyperflex™ FPGA 架构设计软件创新如何减少设计迭代,提高设计人员工作效率,以加快产品的上市速度。

《使用英特尔® Hyperflex™ FPGA 架构优化设计》

英特尔® Hyperflex™ FPGA 架构支持可将性能提高 2 倍的三种关键设计方法:超级重新定时、超级管线和超级优化。阅读《英特尔® Stratix® 10 设备高性能设计手册》,了解如何结合这些性能优化技术来实现英特尔® Stratix® 10 设备中最高的时钟频率。

《英特尔® Stratix® 10 高性能设计手册》

立即使用英特尔® Hyperflex™ FPGA 架构开始设计

英特尔® Hyperflex™ FPGA 架构采用超感知设计流程。该流程采用了创新的快速前向编译特性,支持设计人员执行快速设计性能探查,并达到突破性的性能水平。

快速前向编译特性现已上市,您可以使用面向英特尔® Stratix® 10 设备的英特尔® Hyperflex™ FPGA 架构开始进行设计。联系您的销售代表,以获得许可。

联系您当地的销售代表,以评估快速前向编译特性。

观看快速前向编译特性演示视频

请观看面向英特尔® Stratix® 10 设备设计的快速前向编译特性演示视频。 这一视频向您介绍了快速前向编译特性如何提供创新的性能探查功能,以及实施面向英特尔® Hyperflex™ FPGA 架构的三项关键设计优化,包括:

  • 怎样克服重新定时限制,以实现超级重新定时
  • 怎样优化设计,以实施超级管线
  • 怎样找到并克服超级优化的性能瓶颈
  • 观看视频

注册参加英特尔® Hyperflex™ FPGA 架构培训

英特尔提供由教师指导的培训以及在线培训课程,包括使用英特尔® Hyperflex™ FPGA 架构获得最佳设计性能的设计优化方法。

马上注册,计划参加由教师指导的培训或者马上观看免费的在线培训

异构 3D 系统级封装集成

英特尔® Stratix® 10 FPGA 和 SoC 采用了异构 3D 系统级封装 (SiP) 集成技术,在一个封装中集成了单片 FPGA 内核架构和 3D SiP 收发器块以及其他先进的组件。请参见 《使用英特尔 3D 系统级封装技术实现下一代平台白皮书(PDF)》(PDF)

灵活的可扩展解决方案

异构 3D SiP 集成支持通过灵活的可扩展路径提供多种产品变体,在单个封装内高效混合功能和/或制程节点。

混合功能和制程节点

异构 3D SiP 集成实现了多种主要的系统级优势,包括:

  • 高性能:异构集成提供了一种集成更高宽带接口功能的方法,满足了 400 GB 至 1 TB 系统的需求
  • 低功耗:相比 PCB 上的独立组件,异构集成降低了驱动长互联所需的功耗,提供了一个总体功耗更低的解决方案。
  • 更小的外形: 通过在一个封装中集成独立组件,大幅度减小了解决方案的体积和用于布线的主板面积。

面向英特尔® Stratix® 10 设备的英特尔 EMIB 封装技术

英特尔嵌入式多芯片互连桥接 (EMIB) 专利技术支持有效的系统关键组件封装内集成,如模拟装置、内存、ASIC、CPU 等。相比其他封装内集成技术,EMIB 技术提供了更简单的制造流程。此外,EMIB 不需要使用硅通孔 (TSV) 以及特殊的中介层芯片,其解决方案的性能更好,而且不复杂,还具有优异的信号和电源完整性。EMIB 使用了嵌入在基底中的小型芯片,在芯片之间提供了超高密度互联。标准倒装芯片装配将电源和用户信号从芯片连接至封装球角。 这一方法最大限度地减小了来自内核开关噪声和交叉串扰的干扰,实现了优异的信号和电源完整性。

关于如何在即将推出的英特尔® Stratix® 10 设备产品家族中实施这一技术的详细信息,请参考收发器一节。

进一步了解异构 3D SiP 集成

请下载该白皮书,详细了解英特尔® Stratix® 10 FPGA 和 SoC 怎样利用异构 3D SiP 集成技术实现性能、功耗和外形封装的突破,同时提供更大的可扩展性与灵活性。此外,您还可以了解英特尔® EMIB 技术怎样为多管芯集成提供优异的解决方案。

收发器

英特尔® Stratix® 10 FPGA 和 SoC 引入了创新的异构 3D 系统级封装 (SiP) 收发器,开启了收发器技术的新时代。收发器块使用系统级封装集成技术组合了单片可编程内核架构,以满足几乎所有细分市场日益增长的系统带宽需求。收发器块大幅度增加了 FPGA 的收发器通道数量,而且没有牺牲易用性。

 特性

收发器块变体

 

L-Tile (17.4G)

PCIe* Gen3x16

H-Tile (28.3G)

PCIe* Gen3x16

E-Tile (30G/58G)

4x100GE

P-Tile (16G)
英特尔® 超级通道互连 (UPI)


PCIe* Gen4x16

英特尔® Stratix® 10 设备变体 GX,SX GX,SX,TX,MX TX,MX DX
每 Tile 的最大收发器数量* 24 24 24 20
芯片至芯片最大数据速率 (NRZ/PAM4) 17.4 Gbps/- 28.9 Gbps/- 28.9 Gbps/57.8 Gbps 16 Gbps/-
背板最大数据速率 (NRZ/PAM4) 12.5 Gbps/- 28.9 Gbps/- 28.9 Gbps/57.8 Gbps -/16 Gbps
数据速率最大时的插入损耗 最高 18 dB 最高 30 dB 最高 35 dB 参阅 PCIe Gen4 和 UPI 规格和条件
硬 IP

PCIe* Gen1,2 和 3,包括 x1,x4,x8 和 x16 通道支持

10G 法尔码 FEC 硬核 IP

PCIe* Gen1,2 和 3,包括 1 个,4 个,8 个和 16 个通道 

SR-IOV,

包括 4 个物理功能和

2000 个虚拟功能

10G 法尔码 FEC 硬核 IP

10/25/100 GbE MAC,支持 RS-FEC 和 KP-FEC 英特尔® 超级通道互连 (UPI)
PCIe* Gen1,2,3 和 4,包括 1 个,4 个,8 个和 16 个通道
SR-IOV,
8 个物理功能
2048 个虚拟功能
端口分叉支持 2x8 端点或 4x4 根端口
事务层 (TL) 旁路功能
通过协议配置 (CvP) 初始化
自主模式
VirtIO
可扩展 IOV
共享虚拟内存
*请参见英特尔® Stratix® 10 设备的产品表,了解设备和封装组合中可用的收发器数量。

异构 3D SiP 优势

   
前所未有的性能 收发器数量最多的产品家族
  • 英特尔® Stratix® 10 GX 和 SX 设备的数据速率可高达 28.9 Gbps,支持主流协议。
  • 英特尔® Stratix® 10 TX 和 MX 设备的数据速率可高达 57.8 Gbps PAM4,支持主流和未来协议,包括 PAM4 支持。
  • 英特尔® Stratix® 10 DX 设备支持每通道高达 16Gbps 的 PCIe* 数据速率和高达 11.2Gbps 的 UPI 数据速率,可实现与英特尔® 至强® 可扩展处理器的主流一致连接。
  • 多达 144 个全双工通道。
  • 多达 6 个提供 x16 硬核 IP 的 PCI Express (PCIe*) Gen3 实例。
  • 多达 4 个提供 x16 硬核 IP 的 PCI Express* (PCIe*) Gen4 实例 (P-Tile)。
  • 多达 3 个英特尔® 超级通道互联(英特尔® UPI)硬核 IP 实例。
  • 硬 IP 支持:100GE MAC 和 PHY、RS-FEC。
灵活性与可扩展性 易用性
  • 四种不同的收发器块能够满足当前和未来协议的要求。
  • 双模收发器支持在 PAM4 和 NRZ 调制方案之间切换。
  • 高达 16GB 封装内 HBM2 DRAM 内存,速度为 512GBps。
  • 自适应连续时间线性均衡 (CTLE) 和自适应决策反馈均衡 (DFE) 满足了远距离应用的需求。
  • 高精度信号完整性校准引擎 (PreSICE)。
  • 物理编码子层 (PCS) 和物理介质接入层 (PMA) 均拥有动态重新配置能力。

英特尔® Stratix® 10 收发器亮点

特性 功能

芯片至芯片数据速率

多种数据速率支持各种业界标准。 英特尔® Stratix® 10 设备包含三种通道类型:

  • GX 通道,数据速率高达 17.4 Gbps。
  • GXT 通道,数据速率高达 28.9 Gbps。
  • GXE 通道,数据速率高达 57.8 Gbps。
  • GXP 通道,数据速率高达 16 Gbps

背板支持

驱动背板,包括 10GBASE-KR 和 802.3bj 合规性,数据速率高达 58 Gbps,无需外部重新计时器。

光模块支持

SFP+/SFP,XFP, CXP,QSFP/QSFP28,CFP/CFP2/CFP4,QSFP-DD。

线缆驱动支持

SFP+ 直接连接、线缆承载 PCIe、eSATA。

传输预加重

传输预加重和去加重,可补偿系统通道损耗。

自适应连续时间线性均衡 (CTLE)

自适应线性均衡,补偿系统通道损耗

自适应决策反馈均衡 (DFE)

在出现交叉串扰和噪音的环境中,完全自适应 DFE 可均衡背板通道损耗

可变增益放大器 (VGA)

宽带放大器,最大限度扩大了输入动态范围。

英特尔® FPGA 数字自适应参数调整

自动调整所有链路均衡参数(包括 CTLE、DFE 和 VGA 模块)的所有数字自适应引擎提供了最优链路余量,而且不会影响用户逻辑。

高精度信号完整性校准引擎 (PreSICE)

第二代增强校准引擎在上电时可迅速校准所有收发器电路,实现了最佳信号完整性。

ATX 发送锁相环 (PLL)

具有从 1 Gbps 到 30 Gbps 的连续调整范围的超低抖动 LC(电感电容)发送 PLL,覆盖了多种标准和专有协议。

时钟复用 PLL (CMU PLL)

适用于多速率应用的基于环形振荡器的发送时钟源

分段式 PLL 

片上分段式频率合成器,替代了板上晶体振荡器,并降低了系统成本。

数字辅助混合时钟数据恢复 (CDR)

优异的抖动容限,可快速锁定且具有独立通道 PLL。

芯片仪表 — Eye Viewer 和抖动余量工具

非置入式、高分辨率眼图监视 (Eye Viewer) 功能,简化了主板开发、调试和诊断

硬 IP

硬化 PCIe* Gen1,2,3,4 和 Gen4 x 16 支持,10/25/100GE MAC,PCS,RS-FEC 和 KP-FEC。

与 CPU、ASIC 和 ASSP 互连

  • 英特尔® Stratix® 10DX FPGA 具有支持 UPI 和 PCIe* Gen4 接口的硬核和软核知识产权模块,瞄准高性能加速应用,越来越多地应用于数据中心、网络、云计算以及测试和测量市场。
  • 通过英特尔® 超级通道互联 (UPI) 将 FPGA 连接到选定的英特尔® 至强® 可扩展处理器时,可实现低延迟、高性能的相干接口,而非相干接口则可利用任何支持 PCIExpress* (PCIe*) Gen4 的设备。
  • 英特尔® Stratix® 10 FPGA 和 SoC 互联解决方案的功能详情:
    • 英特尔® Stratix® 10 设备中的硬核英特尔 UPI 知识产权模块,支持 Cache Agent 和 Home Agent 软 IP
    • 硬核 PCI Express* Gen4 x16 知识产权模块,具有端点和根端口分叉模式,面向单根 I/O 虚拟化 (SR-IOV) 的虚拟化支持、虚拟 I/O 设备 (VIRTIO)、英特尔可扩展 I/O 虚拟化(英特尔可扩展 IOV)和事务层旁路模式等功能。

外部内存接口

英特尔® Stratix® 10 设备提供了同类最佳的存储器接口支持,包括串行和并行接口。

并行内存接口

英特尔® Stratix® 10 设备为 DDR4 SDRAM 提供了高达 2,666 Mbps 的并行内存接口支持,并支持下列多种其他协议。

  • 硬内存控制器实现了高性能和低功耗,包括以下支持:
    • DDR4。
    • DDR3 / DDR3L。
    • LPDDR3。
  • 软控制器能够灵活地支持多种内存接口标准,包括:
    • RLDRAM 3。
    • QDR II+ / QDR II + Xtreme / QDR IV。

了解详细信息

安全设备管理器

英特尔® Stratix® 10 设备产品家族在所有密度和设备产品家族变体中引入了新的安全设备管理器 (SDM) 功能。作为整个 FPGA 的中央命令中心,安全设备管理器控制配置、设备安全、单事件干扰 (SEU) 响应、电源管理等关键操作。安全设备管理器为整个设备建立了统一的安全管理系统,包括 FPGA 架构、 SoC 中的硬核处理器系统 (HPS)、嵌入式硬核 IP 模块,以及 I/O 模块。请阅读《英特尔® Stratix® 10 安全设备管理器提供一流的 FPGA 和 SoC 安全白皮书》(PDF)

SDM 提供的关键服务

关键操作 描述

配置

  • 在用户模式下管理设备启动。
  • 支持加载用户配置数据。
  • 配置比特流解压缩。

安全性

  • 为其他模块提供安全服务。
  • 密钥加密和认证。
  • 比特流解密。
  • 篡改检测。
单事件干扰 (SEU)
  • SEU 探测和校正。
电源管理
  • 管理智能电压 ID 操作。
  • 监视关键电源供电。

安全设备管理器的主要优势

用户可配置启动流程

借助专用处理器管理配置,英特尔® Stratix® 10 FPGA 用户能够控制 FPGA 或者 SoC 设备中内核逻辑的配置顺序。您还可以选择 FPGA 设计先启动还是处理器应用程序先启动,第一个系统是否管理第二个系统的配置控制。与前一代 FPGA 和 SoC 相比,安全设备管理器支持用户选择以更灵活的方式进行配置控制。

SEU 和篡改检测的用户脚本响应

您可以使用安全设备管理器中的专用处理器来控制 FPGA 或者 SoC 对 SEU 和篡改检测的响应。英特尔® Stratix® 10 设备还支持用户脚本设备擦除,将响应数据清零作为一种安全响应。

密钥材料和身份的物理不可克隆功能

英特尔® Stratix® 10 设备支持用户访问物理不可克隆功能 (PUF),为设备标识提供唯一的设备指纹。它还可以用作设备加密与认证的安全密钥材料。

防篡改保护

英特尔® Stratix® 10 设备包括片内温度传感器和设备电压轨监视器,用于检测 FPGA 或者 SoC 上的篡改攻击。此外,安全设备管理器中的安全处理器支持您更新配置过程。如果发现某一配置过程对于威胁分析无效,那么,您可以部署不同的配置顺序或者在现场更新加密过程。

高级密钥管理方法

您可以选择不同的密钥对 FPGA 内核的各个部分(扇区)进行加密。您还可以针对不同安全或者敏感度等级的密钥设计不同的密钥处理过程。一个密钥可以用于多个扇区或者一个扇区,以降低整个设计的脆弱性。

此外,您可以更新/退回/替换用户密钥空间中的密钥并生成密钥,以便在 FPGA 或 SoC 中添加公共和私有密钥对。私有密钥不会在安全设备管理器之外展示。

全面的增强加密与认证

英特尔® Stratix® 10 FPGA 和 SoC 支持用户使用硬核 IP 加密和认证加速器。支持的加速器包括:

  • AES 256 加密/解密加速器。
  • SHA2 256/384 加速器。
  • ECDSA 256/384 加速器。

您可以在配置和重新配置过程,用户定义的加密和认证过程配置后使用这些加速器。

某些硬核 IP 加密和认证加速器可能会需要相应的用户许可。

高级设备管理

安全设备管理器的用户和命令认证功能还支持为英特尔® Stratix® 10 设备产品家族提供一整套全新的安全设备维护功能。这些功能包括:

  • 安全远程更新(经过认证的)。
  • 没有公开用户密钥的设备安全返回材料认证 (RMA)。
  • 设计和 ARM* 处理器代码的安全调试
  • 安全密钥管理。

安全设备管理器结构图

了解详细信息

请下载白皮书,详细了解安全设备管理器如何支持英特尔® Stratix® 10 FPGA 和 SoC 交付安全的解决方案。

DSP

采用英特尔® Stratix® 10 设备,数字信号处理 (DSP) 设计的 IEEE-754 单精度浮点操作能够达到每秒 10 万亿次浮点运算 (TFLOPS)。 每个 DSP 模块中的增强浮点运算符能够使计算吞吐量达到前所未有的水平。最初,它在英特尔® Arria® 10 设备产品家族中推出,现在扩展到英特尔® Stratix® 10 FPGA 和 SoC,提供了高出几个数量级的吞吐量。请阅读英特尔® Stratix® 10 FPGA 和 SoC DSP 后台运行软件

英特尔® Stratix® 10 设备 DSP 模块:标准精度定点模式

英特尔® Stratix® 10 设备 DSP 模块:高精度定点模式

英特尔® Stratix® 10 设备 DSP 模块:单精度浮点模式

前所未有的性能

英特尔® Stratix® 10 设备的定点性能高达 23 TMAC,IEEE-754 单精度浮点性能高达 10 TFLOP。

突破性的每瓦性能能效

除了高性能,英特尔® Stratix® 10 设备实现了高达 80 GFLOPS/瓦的能效。这种浮点能效水平是浮点处理行业的一项巨大创新,以远远低于其他计算单元的功耗实现了如此高的性能。

优化和集成设计输入

通过多种设计流程实现了浮点运算设计,包括:

了解有关英特尔® Stratix® 10 FPGA 和 SoC 中 DSP 的更多信息

下载 DSP 后台运行软件,了解英特尔® Stratix® 10 FPGA 和 SoC 中的 DSP 模块架构和硬核浮点 DSP 的效率优势。

进一步了解如何使用英特尔® Stratix® 10 设备设计高性能过滤器。

减小 SEU

单事件干扰 (SEU) 比较少见,它是由辐射效应导致的内部内存元件状态的意外变化。状态的变化会导致软错误,对设备不会有永久损害。

由于英特尔 14 纳米三栅极制程工艺提供了很强的抗 SEU 能力,因此,英特尔® Stratix® 10 设备本质上干扰概率非常低。而且,英特尔为确定设计中是否出现干扰而提供了精细粒度功能,因此,您设计的系统能够有很好的响应。

英特尔® Stratix® 10 FPGA 和 SoC 确保高可靠性,并提供减少 SEU 的功能。

  • 高级 SEU 探测 (ASD)
    • 敏感度处理。
    • 分层标记。
  • 故障注入。
    • 用于改进您的设计,发挥设计的特性。

了解更多信息:

硬核处理器系统

得益于英特尔在 SoC 领域的领先地位,英特尔® Stratix® 10 SoC 的下一代硬核处理器系统 (HPS) 提供了业界领先的性能和能效最高的 SoC。高效的 4 核 ARM* Cortex*-A53 处理器集群是 HPS 的核心。该处理器针对超高的每瓦性能而优化,相比前代 SoC FPGA,它的功耗降低了高达 50%。此外,HPS 含有系统内存管理单元,高速缓存一致性单元,硬核内存控制器,以及特性丰富的嵌入式外设。

基于四核 ARM Cortex-A53 的 HPS

英特尔® Stratix® 10 SoC 开发工具

配备 ARM* Development Studio* 5 (DS- 5*) 的英特尔® SoC FPGA 嵌入式开发套件 (SoC EDS) 支持英特尔® Stratix® 10 SoC,提供了异构调试、分析和整体芯片可视化。SoC EDS 统一了来自 CPU 和 FPGA 域的所有软件调试信息,在标准 DS-5 用户界面中以有组织的方式呈现这些信息。该工具集为用户提供了前所未有的调试可见性和控制水平,从而极大地提高了工作效率。

更多信息敬请访问英特尔® Stratix® 10 SoC 页面。

英特尔® Stratix® 10 FPGA 参考链接

产品和性能信息

1

测试考评特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。考虑购买时,请查阅其他信息来源以评估性能。有关性能和基准测试结果的更完整信息,请访问 www.intel.cn/content/www/cn/zh/benchmarks/benchmark.html