英特尔® Arria® 10 FPGA 特性

英特尔® Arria® 10 架构

Arria 10 SoC:架构至关重要

英特尔® Arria® 10 SoC FPGA 使用高宽带互联干线,在 FPGA 架构中集成了基于 ARM 的硬核处理器系统 (HPS),包括处理器、外设和内存接口。它同时实现了硬核知识产权 (IP) 的性能和低功耗特性,以及可编程逻辑的灵活性。Arria 10 SoC 采用 TSMC 的 20 nm 制程技术,结合了双核 ARM Cortex-A9 MPCore* 硬核处理器系统 (HPS) 和业界领先的可编程逻辑技术(包含硬核浮点数字信号处理 (DSP) 模块)。  

了解有关 Arria 10 SoC 的更多信息 >>

20nm FPGA 和 SoC

最高性能的 20 nm FPGA 和 SoC1

借助公开的 OpenCores 设计,英特尔® Arria® 10 FPGA 的内核性能不仅显著高于竞争产品,并且还提供了高达 20% 的 Fmax 优势。1此外,Arria 10 家族提供可编程逻辑行业唯一的基于 20 nm ARM 的 SoC,可提供高达 1.5 GHz 的时钟速度。Arria 10 家族还提供率先在 FPGA 中提供浮点操作的硬核支持,实现全新的 DSP 性能水平。

了解有关 Arria 10 内核性能优势以及您可以如何亲自验证的更多信息 >>

收发器

高带宽、低延迟的收发器实现可靠通信

Arria 10 FPGA 和 SoC 串行收发器提供高宽带、低延时和低功耗特性,帮助您开发高速通信系统2。无论是获得电路板数据、向背板上的刀片服务器分配数据、将数据传送到数据中心内的下一个机箱,还是通过复杂的光传送网在全世界传送数据,Arria 10 FPGA 和 SoC 收发器都能够提供多种功能支持各种协议,并以低成本提供可靠的带宽。  

Arria 10 FPGA 和 SoC 收发器应用

Arria 10 FPGA 和 SoC 收发器非常适合:

  • 远程无线电头
  • Nx100G 数据传输
  • 服务器加速
  • 4K 视频处理
  • 军用雷达
  • 需要大量宽带的应用

采用 20 nm 制程技术进行构建,Arria 10 FPGA 和 SoC 的总串行带宽高达 3.3 Tbps 以上。Arria 10 GX 设备可为短距离应用提供多达 96 个 17.4 Gbps 的通道以及高达 12.5 Gbps 的背板支持。此外,Arria 10 GT FPGA 提供的数据速率高达 25.78 Gbps,使中端器件实现了高端带宽性能。

Arria 10 FPGA 和 SoC 收发器特性

Arria 10 FPGA 和 SoC 收发器的通用特性适用于处理多种链路,提供无差错链路操作,包括全功能物理介质连接 (PMA) 和硬核物理编码子层 (PCS) 层。而且,专用 PCI Express® (PCIe®) 硬核知识产权 (IP) 模块提供了全硬核协议堆栈,支持 PCIe Gen1、Gen2 和 Gen3x8。下图显示了可用于实施高速串行链路的丰富功能,并描述了其优点。

特性 功能
芯片至芯片数据速率 125 Mbps 至 17.4 Gbps(Arria 10 GX 器件)
125 Mbps 至 25.78 Gbps(Arria 10 GT 器件)
背板支持 以高达 12.5 Gbps 的数据速率驱动背板
光模块支持 SFP+/SFP、XFP、CXP、QSFP/QSFP28、CFP/CFP2/CFP4
电缆驱动支持 SFP+ 直接连接、电缆承载 PCIe、eSATA
传输预加重 5 抽头传输预加重和去加重,可补偿系统通道损耗。
双模连续时间线性均衡器 (CTLE) 高增益和高数据速率模式接收器线性均衡,可补偿系统通道损耗。
判决反馈均衡器 (DFE) 11 个固定抽头 DFE 可在存在串扰和嘈杂的环境中均衡背板通道损失。
增益可调放大器 (VGA) 宽带放大器,最大限度实现输入动态范围。
Altera 数字自适应参数调整 (ADAPT) 自动调整所有链路均衡参数(包括 CTLE、DFE 和 VGA 模块)的所有数字自适应引擎提供了最优链路余量,而且不会影响用户逻辑。
高精度信号完整性校准引擎 (PreSICE) 增强校准控制器在上电时可迅速校准所有收发器校准参数,提高了信号完整性。
ATX 发送锁相环 (PLL) 具有连续调整范围的超低抖动 LC(电感电容)发送 PLL,可覆盖多种标准和专有协议。
时钟复用 PLL (CMU PLL) 适用于多速率应用的基于环形振荡器的传送时钟源。
分段式 PLL (fPLL) 片上分段式频率合成器,替代了板上晶体振荡器,并降低了系统成本。
数字辅助混合时钟数据恢复 (CDR) 优异的抖动容限,可快速锁定且具有独立通道 PLL。

马上下载  Quartus® Prime 软件,开始实施您的收发器设计。

获得 Arria® 10 FPGA 收发器文档

DSP 模块

DSP 模块模式

三种可用的 DSP 模式如下: 

  • 浮点模式
  • 标准精度模式
  • 高精度模式

Arria 10 FPGA 和 SoC 中的硬核浮点处理

在 Arria 10 器件中,英特尔通过支持硬核浮点操作增强了精度可调 DSP 模块。Arria 10 FPGA 和 SoC 精度可调 DSP 模块引入了新的浮点模式,使浮点性能实现了突破,高达 1.5 TeraFLOP。

Arria® 10 FPGA 和 SoC 中实施 IEEE 754 单精度硬核浮点 DSP(数字信号处理)模块架构创新,通过数字系统设计中的生产效率优势,处理速率高达 1.5 TFLOPs(每秒万亿次浮点运算),进一步实现高达 40 GFLOPs(每秒十亿次浮点运算)的能效性能。

借助可用于 Arria® 10 DSP 模块的三种模式(标准精度固定点、高精度固定点和单精度浮点),设计人员可以实施需要固定点到符合 IEEE 754 标准的双精度浮点操作的各种算法。硬核浮点处理支持设计人员实施性能和能效类似于固定点的浮点算法。实现该目的不会影响能效、存储区或密度,也不会损害固定点特性或功能。

Arria 10 FPGA 和 SoC 是极具吸引力的解决方案,适用于工业、无线系统、计算密集型应用,例如高性能计算、机器学习、高精度雷达和数据中心加速应用。 

浮点模式

浮点模式的单个 DSP 模块提供一个 IEEE 754 单精度浮点乘法器和一个 IEEE 754 单精度加法器,从而提供市场中任何 FPGA 上最高的浮点性能。这些浮点运算符允许浮点设计类似于传统固定点的设计,并且不需要增加成本就可为 FPGA 设计人员提供浮点的优势。另外,设计人员能够保持在浮点,从而消除了可能需要几个月才能完成的将算法转换为定点并验证准确性的工作。

浮点模式可提供:

  • 在每个 DSP 模块中提供一个 IEEE 754 单精度乘法器和一个 IEEE 754 单精度加法器
    • 支持浮点运算,例如:AxB、A+C、A-C、AxB+C、AxB-C、Acc=AxB+Acc
    • 向量运算,以支持卷积、点积及其它线性代数函数
    • 使用快速傅里叶变换 (FFT) 的复杂乘法

除了浮点功能之外,新的精度可调模块还包含:

  • 内部流水线寄存器,以提供更快的 fMAX 和更低的功耗
  • 108 路输入,74 路输出
  • 18x19 乘法模式,支持预加器使用两路 18 位输入
  • 可选第二个累加器(反馈寄存器),用于复数串行滤波
  • 两个 18x19 独立乘法器
  • 内置 18 位或 28 位系数寄存器组,带或不带预加法器功能

级联总线

所有 DSP 模块模式都具备 64 位累加器,并且每个精度可调 DSP 模块都随附 64 位级联总线。通过使用专用总线级联多个模块,级联总线允许实施更高精度的信号处理。

精度可靠 DSP 架构保持了向后兼容性。它可高效支持现有 18 位 DSP 应用,例如高清视频处理、数字上变频或下变频和多速率滤波。

帮助加快设计人员工作效率的整套工具包括基于模型、C 语言和 HDL/IP 的设计输入

需要更高的浮点性能?Arria® 10 设计提供无缝的设计和迁移到 Stratix 10 设备(可提供高达 10 TFLOPS 性能)的设备迁移路径。如欲了解更多信息,请联系您当地的销售代表。

英特尔® Arria® 10 FGPA 参考链接

产品和性能信息

1

测试考评特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。考虑购买时,请查阅其他信息来源以评估性能。有关性能和基准测试结果的更完整信息,请访问 www.intel.cn/content/www/cn/zh/benchmarks/benchmark.html

2

英特尔® 技术的特性和优势取决于系统配置,并可能需要支持的硬件、软件,或服务激活。随着系统配置的变化,性能也会发生变化。没有任何计算机系统能保证绝对安全。请向系统制造商或零售商查询,或访问 http://www.intel.cn 了解更多信息。