英特尔® eASIC™ 设备作为一种结构化 ASIC,是介于 FPGA 和标准单元 ASIC 之间的技术,相比 FPGA,它的单位成本更低、功耗更低,而相比标准单元 ASIC,它的上市速度更快、一次性工程 (NRE) 费用更低。即将上市的设备 Diamond Mesa 添加了一个硬处理器系统和兼容英特尔® FPGA 的安全设备管理器,以扩展英特尔的逻辑产品组合。

英特尔® eASIC Diamond Mesa SoC 设备

英特尔计划在这些即将推出的设备中集成一个多核硬处理器子系统。

英特尔® eASIC™ N3XS 设备

  • 28 纳米工艺
  • 多达 5200 万个等效 ASIC 门
  • 高达 124 Mb 双端口内存
  • 多达 32 个 28 Gbps 高速收发器
  • 多达 32 个 16.3 Gbps 高速收发器

英特尔® eASIC™ N3X 和 N2X 设备

  • 28 纳米和 45 纳米工艺
  • 多达 500 万个等效逻辑门
  • 高达 15.049 kb 的真正双端口内存
  • 多达 18 个 12.5 Gbps 高速收发器

英特尔® easicopy™ 设备

为从英特尔® eASIC™ N2X、英特尔® eASIC™ N3X、英特尔® eASIC™ N3XS 或英特尔® eASIC Diamond Mesa SoC 设备迁移到单位成本较低、基于单元的 ASIC 提供了一条无缝的低风险路径。

优势

较低的功耗和单位成本

用英特尔已获得专利的单通定制技术替代 SRAM 配置逻辑,并断开未使用设备结构的电源,因此相比 FPGA,其单位成本和功耗显著降低。

时间优势

由于简化了设计流程、定制了少量掩码层,而且情况可行时无需更改基础 FPGA 设计的 PCB,因此相比传统 ASIC,其上市和周转速度显著提高。

高性能

该结构化 ASIC 结合采用逻辑、内存、DSP、高速内存接口和高速收发器(高达 28 Gbps),适用于高性能数据平面或控制平面应用。

广泛的 IP 支持

支持英特尔和第三方联盟合作伙伴的各种经过完全验证的 eASIC 就绪型 IP 核。

简化的设计流程

英特尔® eASIC™ 设备 eTools 可提供结合使用内部开发的工具与行业标准的第三方工具进行设计转换与验证的框架。

市场适用性

英特尔® eASIC™ 设备提供低功耗的自定义 1 2 3 4 5 6 解决方案,适用于 5G 无线、军事、数据中心加速、计算、存储、机器学习推理、物联网、机器视觉和视频应用等最终市场的各种数据密集型和 IO 密集型应用。

文档

需要登录才能访问有关英特尔® eASIC™ 设备的文档。

浏览文档

立即行动

对英特尔® eASIC™ 设备感兴趣?联系我们,了解详情。

立即联系我们

产品和性能信息

1

性能测试中使用的软件和工作负载可能仅仅为英特尔微处理器的性能做了优化。性能测试(如 SYSmark 和 MobileMark)是使用特定计算机系统、组件、软件、操作和功能进行测量的。对这些因素的任何更改可能导致不同的结果。您应该查询其他信息和性能测试以帮助您对正在考虑的采购作出全面的评估,包括该产品与其他产品结合使用时的性能。有关更多完整的信息,请访问 www.intel.cn/benchmarks

2

性能结果基于截至配置中所示日期的测试,并且可能无法反映所有公开的可用安全更新。有关配置详细信息,请参见备份。没有任何产品或组件能够做到绝对安全。

3

没有任何产品或组件能够做到绝对安全。

4

您的成本和结果可能会有所不同。

5

结果已被估计或模拟。

6

本文档中提及未来计划或期望的陈述均为前瞻性陈述。这些陈述基于当前的期望,并且涉及许多风险和不确定性,可能导致实际结果与此类陈述中明示或暗示的结果大不相同。有关可能导致实际结果出现重大差异的因素的更多信息,请访问 www.intc.com,查阅我们最新的营收公告和证券交易委员会备案文件。