Stratix® V GX FPGA
针对高性能、高带宽应用进行了优化。
Stratix® V GS FPGA
针对高性能、精度可调的数字信号处理 (DSP) 应用而优化。
Stratix® V E FPGA
针对 ASIC 原型设计而优化，在性能最高的逻辑结构上提供 952000 个逻辑元件。
优势
使用高功效收发器获得了突破性带宽
- 集成 28.05G 和 14.1-Gbps 收发器，与上一代设备相比，收发器功耗降低达 50％。
- 多达 6 个 72 DDR3 内存接口，933 MHz。
- 2.5 TMACS 信号处理性能。
- PCI Express* Gen3、Gen2 和 Gen1 硬核知识产权 (IP) 支持。
在单芯片上实现了更高水平的集成，降低了您的成本
- 嵌入式 HardCopy 模块提供了多达 1430 万个 ASIC 逻辑门或者多达 119 万个逻辑元件，将密度提升了一倍，未造成成本或功耗损失。模块强化了标准功能或者需要大量逻辑的功能，支持 PCI Express* Gen3、Gen2 和 Gen1 等接口协议和 40G/100G/400G 等特定于应用的功能。
- 部分重新配置有助于您减小 FPGA 的大小，节省主板空间、成本和功耗。
- 分段式锁相环 (fPLL) 增强了时钟的灵活性并取代了板载压控晶体振荡器 (VCXO)。
- 收发器的集成电子色散补偿 (EDC) 功能不需要外部 PHY，便可连接光模块。
为您的设计提供超凡的灵活性
- 用户友好的精细粒度部分重新配置功能，允许您随时修改内核功能。
- 可动态重新配置的收发器，使您能够轻松地为多种协议、数据速率和物理介质附件 (PMA) 设置提供支持。
- 使用应用中现有的 PCI Express* 链路，通过协议进行配置 (CvP)，降低了主板设计的复杂度。
降低系统功耗
- 可编程功耗技术能够在最大限度提升内核性能的同时降低功耗。
- TSMC 28 纳米高 K 金属栅极高性能制程工艺，针对低功耗进行了优化。
- 0.85 伏/0.9 伏内核电压。
- 部分重新配置。
- 嵌入式 HardCopy 模块，以及集成内核和收发器硬核 IP。
特性
收发器
英特尔® 收发器在满足系统带宽、功耗和误码率 (BER) 要求方面表现卓越。这种技术领先地位在我们的 28 纳米 Stratix® V FPGA 收发器中得到了延续。
部分与动态重新配置
借助 Stratix® V FPGA，您可以在设计的其他部分仍在运行时，随时轻松地改变内核和收发器功能。
系统集成
Stratix® V FPGA 实现了高度系统集成，因此，您可以在更小的 FPGA 中获得更多的功能，降低功耗和成本。在这里，我们将讨论实现这种高集成度的多种 Stratix® V 创新技术。
分段式 PLL
分段式锁相环 (fPLL) 提供前一代 Altera® PLL 的所有功能。您可以在 Altera 28 纳米设备中发现分段式 PLL，包括 Stratix® V、Arria® V 和 Cyclone® V FPGA。
设计工具
采用 Stratix® V FPGA 开发套件开始工作
英特尔提供几款搭载 Stratix® V FPGA 的开发套件。这些套件提供了完整的设计环境，包括您在系统环境中开发所有 FPGA 设计并对其进行测试所需要的全部硬件和软件。
迅速开始您的 DSP 设计
Stratix® V 版 DSP 开发套件提供了全面的设计环境，包括立即开始开发 DSP 密集型 FPGA 设计所需的全部硬件和软件。Stratix® V 版 DSP 开发套件采用 5SGSMD5N 设备，提供了英特尔® Quartus® Prime 设计软件的 1 年许可。
应用
100-Gb OTN 多路复用应答器
通过易于使用的部分重新配置和连续数据范围在 600 Mbps 到 14.1 Gbps 之间的串行收发器来启用多标准客户端接口。
100 GB 以太网 (GbE) 线卡
支持 40 GbE、100 GbE 和 Interlaken 的最高密度硬核 PCS 模块，以提高系统集成度
交叉开关矩阵与背板交换机结构
最高带宽通过 66 个相同的收发器实现，连续数据速率从 600 Mbps 到 14.1 Gbps。
军用雷达应用
高效的浮点乘法，超过 1.25 TFLOPS。
RF 卡与通道卡
更少的数据通道和每个通道更高的吞吐量节省了主板空间，降低了功耗和成本。
工作室视频服务器
串行数字接口 (SDI) 解决方案。