Nios® V 处理器

Nios® V 处理器是下一代软核处理器 IP，旨在将开源 RISC-V 架构的强大功能和灵活性带入 FPGA 环境。Nios V 处理器利用 RISC-V 指令集架构 (ISA)，提供可扩展的解决方案，支持从简单的嵌入式系统到复杂的高性能应用的一系列应用。

Altera 已停止使用 Nios® II IP 订购代码。请参阅 PDN 2312 了解更多信息。建议客户迁移到 Nios V。

阅读 Nios® V 处理器参考手册 ›

新的 Ashling Visual Studio 代码扩展

灵活的开发环境，带有 Ashling Visual Studio 代码扩展

请参阅用户指南

加速开发设置

  • 基于 GUI 的直观调试配置消除了复杂的命令行设置。
  • 设备和核心自动检测可节省项目初始化时间。
  • 无缝的 CMake 集成支持直接导入和构建 Nios V 项目。
  • 面向 Nios V 的快速 BSP 和应用生成支持。

全面的调试功能

  • 通过 USB-Blaster II 为 Arm HPS 和 Nios V 内核提供完全运行时调试支持。
  • 统一接口中的基本调试视图（寄存器、内存、变量等）。
  • 通过嵌入式工具对 FreeRTOS 和 Zephyr 进行高级 RTOS 感知调试。
  • QEMU 模拟器支持，无需物理硬件即可进行测试。

增强的开发体验

  • 自定义指令支持，可轻松浏览 RISC-V 的 XML 文件。
  • 面向分布式开发环境的灵活源代码映射。
  • WSL 与 Windows 环境中的 Linux 开发的兼容性。
  • 全面了解外设寄存器，实现软硬件集成。

显示更多 显示较少

Ashling RiscFree IDE

面向Altera®FPGAs的 Ashling RiscFree IDE 是集成开发环境，适用于在基于 Arm* 的硬核处理器系统和 Nios V 软核处理器上创建嵌入式应用。该 IDE 提供同构和异构多处理器设计和调试功能。目前，支持的主要功能包括：

  • 随 Quartus Prime Software Pro 22.2 及更高版本一起提供，或可供嵌入式软件开发人员单独免费下载。
  • 完整工具链，包括面向Altera FPGAs IDE、编译器、调试器和跟踪的 Ashling RiscFree。
  • 基于 Eclipse 的 IDE，附带完整的源和项目创建、编辑、构建和调试支持。
  • 支持Altera FPGA下载线缆 II （USB Blaster II） 的运行时调试。
  • Nios V 处理器和 Arm 内核的寄存器可视化。
  • 实时作系统 （RTOS） 调试感知。

Ashling RiscFree IDE 用户指南

面向 Nios V 软核处理器的多平台 RISC-V 支持

了解我们与 Ashling 的合作关系，及其 RiscFree IDE 如何简化 Nios V 应用的开发和调试流程。

阅读白皮书

嵌入式操作系统

操作系统 上市信息
英特尔HAL 与 Quartus 一同寄送
uC/OS-II 与 Quartus 一同寄送
FreeRTOS 与 Quartus 一同寄送
Zephyr Rocketboards.org
查看全部 显示较少

更多资源

查找知识产权

寻找满足您需求的 Altera® FPGA 知识产权核。

技术支持

有关此 IP 内核的技术支持，请访问支持资源或英特尔® 高级支持。您还可以在知识中心和社区中搜索有关此功能的相关主题。

知识产权评估和购买

Altera® FPGA 知识产权核的评估模式和购买信息。

知识产权基础套件

免费 Altera® FPGA IP 核许可，并具有 Quartus® Prime 标准或专业版软件的有效许可。

设计示例

下载 Altera® FPGA 设备的设计示例和参考设计。

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

显示更多 显示较少
比较产品