5G LDPC 英特尔® FPGA IP

低密度奇偶校验 (LDPC) 码属于线性纠错码，可用于在嘈杂的信道上传输和接收信息。5G LDPC 和 LDPC-V 英特尔® FPGA IP 实现了符合第三代合作伙伴项目 (3GPP) 5G 规范的 LDPC 代码，可集成到您的无线设计中。 LDPC 码提供了比 Turbo 码更好的频谱效率，并支持为 5G 新无线接入技术 (NR) 实现高吞吐量。

5G LDPC-V IP 是完整的通道编码 IP，针对虚拟无线电接入网络 (vRAN) 优化，包括 5G LDCP IP 内核。

5G LDPC 英特尔® FPGA IP 用户指南 ›

5G LDPC-V 英特尔® FPGA IP 用户指南 ›

5G LDPC 英特尔® FPGA IP

5G LDPC-V 英特尔® FPGA IP 编码器与解码器概述。

产品特性

IP 功能

  • 支持编码和解码
  • CRC 校验器模块（CRC24B，无串联）
  • 速率匹配器
  • 每个代码块都可调整代码块长度和码率
  • 5G LDPC-V Lite 选项，可减少资源使用
  • 在高可靠信噪比 (SNR) 条件下，改善了误块率 (BLER) 性能，实现超可靠低延迟通信 (URLLC)
  • 匹配器性能降级
  • 通过可旁路混合自动重传请求 (HARQ) 块
  • 代码块分割 CRC 模块（CRC24B，无串联）
  • 每个代码块都可调整代码块长度、码率和最大迭代次数
  • 可配置输入精度
  • 与非层级架构相比，分层解码器调度架构的融合速度提高了一倍
  • 每次迭代后，采用四层检查或全故障校验，根据故障校验结果提前终止

性能规范

  • 符合 3GPP 5G LDPC 规范
  • 无需外部存储器

用户和系统接口

  • Avalon®-Streaming (Avalon-ST) 输入和输出接口

调试和测试功能

  • 提供 C 和 MATLAB 位精确模型，用于性能模拟和 RTL 测试矢量生成
  • 提供测试平台和示例设计

IP 状态

订购代号 状态
LDPC : IP-5G-LDPC 生产
LDPC-V : IP-LDPCV 生产
查看全部 显示较少

更多资源

查找知识产权

寻找满足您需求的 Altera® FPGA 知识产权核。

技术支持

有关此 IP 内核的技术支持，请访问支持资源或英特尔® 高级支持。您还可以在知识中心和社区中搜索有关此功能的相关主题。

知识产权评估和购买

Altera® FPGA 知识产权核的评估模式和购买信息。

知识产权基础套件

免费 Altera® FPGA IP 核许可，并具有 Quartus® Prime 标准或专业版软件的有效许可。

设计示例

下载 Altera® FPGA 设备的设计示例和参考设计。

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

显示更多 显示较少
比较产品