F-Tile动态重配置套件 Intel® FPGA IP用户指南

下载 PDF
ID 711009
日期 6/21/2022
Public
文档目录
文档目录 x
1. 关于F-Tile动态重配置套件Intel FPGA IP Core 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器 7. F-Tile动态重配置套件 Intel® FPGA IP用户指南存档 8. F-Tile动态重配置套件Intel FPGA IP用户指南的文档修订历史
1. 关于F-Tile动态重配置套件Intel FPGA IP Core x
1.1. 功能 1.2. 设计考量 1.3. 器件系列支持 1.4. 资源使用 1.5. 发布信息
2. 接口概述 x
2.1. 时钟信号 2.2. 复位 2.3. Avalon® 存储器映射接口 2.4. 控制和状态接口
4. 使用IP Core进行设计 x
4.1. 生成动态重配置设计和配置文件(Configuration Profile) 4.2. 动态重配置QSF设置 4.3. 动态重配置规则 4.4. 硬件状态和配置文件(Configuration Profile) 4.5. 基于 Nios II® 的动态重配置流程 4.6. 使用Tile Assignment Editor 4.7. 可视化动态重新配置组布局 4.8. 分配IP_COLOCATE层次结构 4.9. 示例：使用Multirate IP的动态重配置流程 4.10. 示例：动态重配置编程排序 4.11. 确定配置文件编号(Determining Profile Numbers)
4.2. 动态重配置QSF设置 x
4.2.1. 使用QSF驱动的流程进行动态重配置
4.5. 基于 Nios II® 的动态重配置流程 x
4.5.1. 选择 Nios II® 数据存储器容量
4.6. 使用Tile Assignment Editor x
4.6.1. 创建.qsf Assignment 4.6.2. 生成IP_Colocate QSF Assignment
5. 模块描述 x
5.1. 时钟 5.2. 复位 5.3. 分裂性的堆栈时钟(Stack Clocking for Fracturability)
6. 配置寄存器 x
6.1. 动态重配置新触发器 6.2. 动态重配置Next Profile 0 6.3. 动态重配置Next Profile 1 6.4. 动态重配置Next Profile 2 6.5. 动态重配置Next Profile 3 6.6. 动态重配置Next Profile 4 6.7. 动态重配置Next Profile 5 6.8. 动态重配置Next Profile 6 6.9. 动态重配置Next Profile 7 6.10. 动态重配置Next Profile 8 6.11. 动态重配置Next Profile 9 6.12. 动态重配置Next Profile 10 6.13. 动态重配置Next Profile 11 6.14. 动态重配置Next Profile 12 6.15. 动态重配置Next Profile 13 6.16. 动态重配置Next Profile 14 6.17. 动态重配置Next Profile 15 6.18. 动态重配置Next Profile 16 6.19. 动态重配置Next Profile 17 6.20. 动态重配置Next Profile 18 6.21. 动态重配置Next Profile 19 6.22. 动态重配置Avalon MM Timeout 6.23. 动态重配置TX通道重配置 6.24. 动态重配置RX通道重配置 6.25. 在复位确认(Reset Acknowledgment)中通道重配置TX通道 6.26. 退出复位状态的通道重配置TX通道 6.27. 动态重配置TX通道复位控制初始化状态 6.28. 动态重配置TX通道源警报(TX Channel Source Alarm) 6.29. 复位确认(Reset Acknowledgment)中的动态重配置RX通道 6.30. 退出复位状态的动态重配置RX通道 6.31. 动态重配置RX通道复位控制初始化状态 6.32. 动态重配置RX通道源警报(RX Channel Source Alarm)
1. 关于F-Tile动态重配置套件Intel FPGA IP Core
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器
7. F-Tile动态重配置套件 Intel® FPGA IP用户指南存档
8. F-Tile动态重配置套件Intel FPGA IP用户指南的文档修订历史

6.2. 动态重配置Next Profile 0

表 14.   dyn_rcfg_dr_next_profile_0_reg
偏移(Offset) 0x04
寻址模式(Addressing Mode) 32-bits
描述 动态重配置控制和状态寄存器。
表 15.   dyn_rcfg_dr_next_profile_0_reg
比特 类型 复位 描述
31:19 RO 0 保留
18 RW 0 Disable CPI Sequence
当设置为1时，表示动态重配置控制器不执行FGT收发器适配的CPI序列命令。
注： 默认情况下，仿真不使能FGT固件。在仿真中，您必须将此比特设置成1；否则，仿真可能会失败。
17 RW 0 Start Up IP Restore Settings Indicator

表示加载启动配置文件(profile)设置的选项。主机软件可以使用此域来加载启动配置文件(profile)设置。

当固件因错误而终止时，这需要一个新的DR触发请求。DR Nios II® 不会自动终止此固件。除了将此标志设置为1来恢复启动IP设置外，主机还必须为对应的启动IP配置文件编程Next Profile ID，并将Next Profile Indicator设置为1。在这种情况下，对于启动IP，对应配置文件的其他IP设置会被忽略。

当Ready For Next Trigger设置为0时，请不要配置此比特。

16 RW 0 Final State Profile Neutral Indicator

当设置为1时，表示要动态重配置的最终目标配置文件(profile)是Neutral状态。

该比特与Enable Next Profile比特相结合，用于区分最终状态条件的两种情况：
  • state A > Neutral > state B
  • state A > Neutral

在您应用了新的配置设置之后，如果最终状态是Neutral，那么 Nios II® 系统在完成动态重配置流程之前不会将相关通道从复位状态退出。

当Ready For Next Trigger设置为0时，请不要配置此比特。

15 RW 0 Next Profile 0 Indicator
表示Next Profile 0状态。 Nios II® 系统根据此状态值来决定下一个DR步骤。有效值如下：
  • 1: Active profile—从对应于next profile 0 ID的MIF内容使能profile设置。
  • 0: Neutral profile—从对应于next profile 0 ID的MIF内容使能powerdown profile设置。

当Ready For Next Trigger设置为0时，请不要配置此比特。

14:0 RW 0 Next Profile 0

表示您想要将您的当前配置文件动态地重配置成的客户端配置文件。 Intel® Quartus® Prime软件会根据每个tile自动分配配置文件(profile)编号。配置文件编号是唯一的。

将Next Profile 0设置成Profile ID 0会终止动态重配置。在进行一个新的动态重配置序列之前，您必须确保所有之前分配的ID都必须清零。

您必须确保所有域都被正确地编程，并且所有相关的编程序列都能够正确地加载和执行。

当Ready For Next Trigger设置为0时，请不要配置此比特。

二级标题