仅对英特尔可见 — GUID： gyp1513806796180
Ixiasoft
1. AN 941: 设计块复用教程 针对 Intel® Agilex™ F系列FPGA开发板
| 所作的更新针对于: |
|---|
| Intel® Quartus® Prime设计套件 21.3 |
| 本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。 |
本教程演示如何在 Intel® Quartus® Prime Pro Edition工程中复用设计块。 Intel® Quartus® Prime Pro Edition软件支持基于块的设计流程，亦称为模块化或分层式设计流程。这些流程可保留工程内的设计模块（或是包含分层式设计实例的逻辑），并在其他工程中重复使用这些设计块。
可复用连接同一外围接口的设计块，与其他设计人员共享已综合的设计块，或者复制已在另一工程中布局布线的IP。一旦设计、实现和验证核心或外围块，就可在面向同一器件系列的不同工程中多次复用这些模块。在设计块复用流程中，可将一个逻辑层次实例约束为一个design partition。然后按照以下复用流程保留，导出和复用该分区：
- Core Partition Reuse—允许在另一工程中复用核心逻辑设计分区（LUT查找表，flip-flop触发器，M20K存储器和DSP块）的已综合或最终快照。
- Root Partition Reuse—允许复用根分区的已综合或者最终快照。根分区包括外围资源（I/O、HSSIO、PCIe、PLLs），以及任何相关核心资源，同时为后续开发保留一个区域。