AN 942:使用设计块复用的Signal Tap教程: 针对 Intel® Agilex™ F系列FPGA开发板

ID 709306
日期 12/10/2021
Public
文档目录

5.5. 第五步:通过Signal Tap验证Reserved Core Partition的硬件

对保留core使用Signal Tap GUI:
  1. 根据综合报告文件( Root_Partition_Reuse/Developer/output_files/top.syn.rpt)中的编号确定桥索引,该报告文件在Developer工程的JTAG Bridge Agent Instance Information下。
    图 34. 综合报告
  2. Signal Tap窗口中,点击File > Open,并打开stp_periphery_reuse_core.stp
  3. 请确保开发套件(development kit)已通电(ON)并已连接到机器,而您正是从该机器打开Signal Tap逻辑分析仪。
  4. 建立JTAG链配置,并确保Instance Manager的设置是Ready to acquire
  5. 按照Developer工程的综合报告(Root_Partition_Reuse/Developer/output_files/top.syn.rpt)中所述设置Bridge Index
    如果Bridge Index的值不同,则Signal Tap会报告Instance not found
    图 35. 设置桥接索引
  6. 要设置触发条件,请选择count[24],右键单击Trigger Conditions下的列,并选择Falling Edge
    图 36. 触发条件
  7. 单击Processing > Run Analysis运行分析。
    分析完成后,Waveform选项卡显示捕获的数据。
  8. Signal Tap GUI中验证保留core节点的跳变。预期行为如下:
    • value_top[0] 随着count[24]跳变。
    • count[0]count[1]count[2]显示此过程期间保留core分区中其它计数器位的跳变。
    图 37. Consumer工程中保留core分区节点的波形