AN 942:使用设计块复用的Signal Tap教程: 针对 Intel® Agilex™ F系列FPGA开发板

ID 709306
日期 12/10/2021
Public
文档目录

1. 介绍

所作的更新针对于:
Intel® Quartus® Prime设计套件 21.3
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
Intel® Quartus® Prime Pro Edition软件支持使用Signal Tap logic analyzer进行基于模块的设计流程的验证。本教程演示了如何将内部信号验证整合到 Intel® Quartus® Prime Pro Edition软件中的设计模块复用流程中。

设计块是包含分层设计实例的逻辑。基于块的设计流程可以通过Incremental Block-Based Compilation(基于块的增量式编译)将块保留在工程内,以及通过Design Block Reuse(设计模块复用)在其他项目中复用设计模块。要保留或重复使用设计块,您必须将该块指定为design partition(设计分区)。

图 1. Core分区复用实例

验证基于块的设计需要进行规划以确保分区内逻辑的可见性以及与 Signal Tap逻辑分析仪的通信。准备步骤取决于您复用的是core分区还是根分区。

关于使用可复用的模块进行设计的基本信息,请参阅 Intel® Quartus® Prime Pro Edition用户指南:基于块的设计 。关于复用设计模块的逐步指导,请参阅 AN 941: Intel® Agilex™ FPGA开发板的设计模块复用教程

本教程使用提供的设计实例来完成在复用设计模块中执行Signal Tap调试所需要的步骤。