1.1. HMC控制器IP内核所支持功能
Altera HMC控制器IP内核提供如下功能：
- 通过Altera高速收发器与符合HMC规范1.1的外部HMC器件进行通信。
- 以每通道10 Gbps或12.5 Gbps的速率与HMC器件进行通信。
- 通过Avalon® Memory-Mapped（Avalon-MM）接口功能访问控制和状态寄存器。
- 支持选择全角实例，即，连接到HMC器件的16个通道；或半角实例，即，连接到HMC器件的8个通道。
- 全角IP内核实例具有1至4个简单512-bit客户数据接口。多个数据接口可提高HMC链路的利用率。
- 半角
- 支持所有有效载荷大小的存储器READ和WRITE传输。
- 支持posted和non-posted版本的ATOMIC传输，BIT WRITE传输和WRITE传输。
- 支持MODE READ和MODE WRITE传输。
- 支持全角实例中可选相应重排序，以确保IP内核以其所接收请求的顺序在每个应用程序接口上发送响应。选择该选项时，IP核会管理标记，但在客户端界面不可见。
- 支持接收（RX）流程控制的响应开环模式以减少器件资源需求。
- 支持基于标记（token-based）的发送（TX）流程控制。
- 支持中毒数据包。
- 支持收发器通道重排序，实现电路板设计灵活性。
- 支持链路训练序列并提供字对齐，通道对齐和实时收发器状态信息。
- 提供快速仿真支持。
- 提供实时错误统计。
- 提供硬件和软件复位控制。
- 提供电源管理控制。
- 选择性支持ADME通过Altera System Console直接访问收发器寄存器。以调试或监控PHY信号完整性。
- 为IP内核中配置的所有M20K存储块提供包含ECC支持的选项。
要支持设计中HMC器件的多链路连接，可配置多个HMC控制器来实现不同HMC链路间相同HMC器件的通信。
请参阅HMC规范1.1获得HMC规范详细信息。
相关信息