混合存储立方体控制器IP内核用户指南

下载 PDF
ID 683854
日期 5/02/2016
Public
文档目录
文档目录 x
1. 关于Altera混合存储立方体控制器IP内核 2. 启用HMC控制器IP内核 3. 功能性说明 4. HMC控制器IP内核信号 5. HMC控制器IP内核寄存器映射 6. HMC控制器IP内核设计实例 A. HMC控制器IP内核用户指南档案 B. 附加信息
1. 关于Altera混合存储立方体控制器IP内核 x
1.1. HMC控制器IP内核所支持功能 1.2. HMC控制器IP内核支持的HMC传输类型 1.3. 器件系列支持 1.4. IP内核验证 1.5. 性能和资源利用 1.6. 器件速度等级支持 1.7. 发布信息
1.4. IP内核验证 x
1.4.1. 仿真 1.4.2. 硬件测试
2. 启用HMC控制器IP内核 x
2.1. IP内核许可 2.2. 指定IP内核参数和选项 2.3. HMC控制器IP内核参数 2.4. 用于Altera IP内核的生成文件 2.5. 将您的IP内核集成到设计中 2.6. 仿真Altera IP内核
2.1. IP内核许可 x
2.1.1. OpenCore Plus IP 评估
2.3. HMC控制器IP内核参数 x
2.3.1. RX映射和TX映射参数
2.5. 将您的IP内核集成到设计中 x
2.5.1. 管脚约束 2.5.2. 所需的外部块
2.5.2. 所需的外部块 x
2.5.2.1. 添加外部PLL 2.5.2.2. 添加外部I2C主模块
3. 功能性说明 x
3.1. 高级框图 3.2. 接口概述 3.3. 时钟核复位结构 3.4. 初始化和复位 3.5. M20K ECC支持 3.6. 流控制 3.7. 错误检测和管理 3.8. 测试功能
3.2. 接口概述 x
3.2.1. 应用程序接口 3.2.2. HMC接口 3.2.3. 与外部I2C主模块的接口 3.2.4. 控制和状态寄存器接口 3.2.5. 状态和调试接口 3.2.6. 接收控制接口
3.2.6. 接收控制接口 x
3.2.6.1. 外部PLL接口 3.2.6.2. 收发器重配置接口
4. HMC控制器IP内核信号 x
4.1. 应用程序接口信号 4.2. HMC接口信号 4.3. 接口中到I2C主接口的信号 4.4. 控制和状态接口信号 4.5. 状态和调试信号 4.6. 时钟和复位信号 4.7. 收发器重配置信号 4.8. 接口中到外部PLL的信息
4.1. 应用程序接口信号 x
4.1.1. 应用程序请求接口 4.1.2. 应用程序响应接口 4.1.3. HMC控制器IP内核数据路径实例
5. HMC控制器IP内核寄存器映射 x
5.1. CONTROL Register 5.2. XCVR_STATUS寄存器 5.3. LANE_STATUS寄存器 5.4. LINK_STATUS寄存器 5.5. ERROR_RESPONSE寄存器 5.6. LIMIT_OUTSTANDING_PACKET寄存器 5.7. 与中断相关的寄存器 5.8. 错误和重试统计寄存器
B. 附加信息 x
B.1. HMC控制器IP内核用户指南修订历史 8.2. 联络Altera 8.3. 书写约定
1. 关于Altera混合存储立方体控制器IP内核
2. 启用HMC控制器IP内核
3. 功能性说明
4. HMC控制器IP内核信号
5. HMC控制器IP内核寄存器映射
6. HMC控制器IP内核设计实例
A. HMC控制器IP内核用户指南档案
B. 附加信息

1.4.2. 硬件测试

Altera执行HMC控制器IP内核关键功能的硬件测试。Altera的HMC控制器IP内核硬件测试还可确保与硬件相关领域（如，性能，链路初始化和复位恢复）的解决方案涵盖范围的可靠性。

Altera使用HMC子卡对Arria 10 GX FPGA开发套件进行硬件测试。子板上的Micron HMC 15G-SR器件通过FMC连接器与开发板相连接。

二级标题