仅对英特尔可见 — GUID: mcn1464253805700
Ixiasoft
可选I/O标准和灵活的I/O Bank
号码 | 完成? | 核查表项目 |
---|---|---|
1 | 为每个I/O管脚选择合适的信号类型及I/O标准。I/O bank都位于I/O列。每个I/O bank都有其自身的PLL、DPA和SERDES电路。 | |
2 | 确保在目标I/O bank组中使用合适的I/O标准支持。 | |
3 | 对位于相同I/O bank中共享电压电平的I/O管脚进行布局。 | |
4 | 验证每个I/O bank中的所有输出信号是否会以该bank的VCCIO电压电平输出。 | |
5 | 验证每个I/O bank中的所有参考电压信号是否使用该bank的VREF电压电平。 | |
6 | 检查I/O bank是否支持LVDS和收发器特性。 |
Intel® Stratix® 10 I/O管脚排列在称为“模块化I/O bank”(modular I/O bank)的各组中。确保信号使用正确的专用管脚输入,例如,时钟和全局控制信号。
电路板必须为每个bank提供一个VCCIO电压电平,以用于bank中每个VCCIO管脚。每个I/O bank均由特定bank的VCCIO管脚上电,并独立于其他I/O bank中的VCCIO管脚。单个I/O bank支持以VCCIO相同电压驱动的输出信号。一个I/O bank可同时支持任何数目的不同I/O标准输入信号。
为支持参考电压I/O标准,每个I/O bank都支持多个VREF管脚驱动一个共同的VREF总线。根据bank中I/O标准,为VREF管脚设置正确的电压。在给定时间内,每个I/O bank只能有一个单VCCIO电压电平和一个单VREF电压电平。如果VREF管脚不作为参考电压使用,则不可作为通用I/O管脚使用,且需要与同bank中的 VCCIO或GND相连。
包含单端或差分标准的I/O bank,只要所有参考电压使用相同的VREF设置,它就可支持参考电压标准。参考电压双向和输出信号必须以I/O bank的VCCIO电压电平输出。
各I/O bank具有不同的LVDS信号支持, Intel® Stratix® 10收发器bank还包含其它支持。有两种类型的I/O bank,LVDS和3 V。
LVDS I/O bank支持高达1.8 V的差分和单端I/O标准。LVDS I/O管脚组成有效差分LVDS通道对。每对支持两个管脚间的一个并行输入/输出端接。每个LVDS通道可作为发送器或接收器使用。
3 V I/O bank仅支持高达3V的单端I/O标准。每个相邻的I/O对也支持Differential SSTL和Differential HSTL I/O标准。除了可编程预加重功能以外,3V I/O的单端输出与DDR I/O IP的单端输出具有相同功能集。