Intel® Stratix® 10器件设计指南

ID 683738
日期 9/24/2018
Public
文档目录

片上调试工具

表 23.  片上调试工具核查表
号码 完成? 核查表项目
1   利用片上调试功能来分析内部信号并运行高级调试技术。

Intel® Quartus® Prime系列的验证工具包括以下在系统调试功能:

  • Signal Probe incremental routing(增量式布线)—在不影响原设计的情况下迅速将内部信号分配给I/O管脚。以全布线设计开始,您可选择用于调试的信号并布线到之前已保留或当前未使用的I/O管脚。
  • Signal Tap Embedded Logic Analyzer(嵌入式逻辑分析仪)—当设计在FPGA器件中全速运行时,无需使用外部设备或额外I/O管脚就能探测内部和I/O信号的状态。对定制触发条件逻辑进行定义从而提供更高精确度并提高隔离问题的能力。它不需要外部探针也不必改变设计文件就能采集设计中内部结点或I/O管脚的状态;所采集的全部信号数据都储存在器件存储器中直到您准备读取和分析数据。Signal Tap嵌入式逻辑分析仪最适用于同步接口。对于调试异步接口,可考虑使用Signal Probe或外部逻辑分析仪以更准确地查看信号。Signal Tap可能影响原设计的布线。
  • Logic Analyzer Interface(逻辑分析仪接口)—使您能够连接及发送内部FPGA信号到外部逻辑分析仪进行分析,从而充分利用外部逻辑分析仪或混合信号示波器的高级功能。通过这项功能将大批量内部器件信号与少量输出管脚连接后用于调试,如有需要,该接口还可通过设计I/O管脚进行多路信号传输。
  • In-System Memory Content Editor(在系统存储内容编辑器)—通过 JTAG 接口提供对在系统 FPGA 存储器和常量的读写访问,当器件在系统中运行时,可以测试FPGA存储器内容和常量值的变化。
  • In-System Sources and Probes(在系统源和探针)—设置定制寄存器链以驱动或对逻辑设计中的被测节点进行采样,从而轻松输入简单虚拟激励并采集被测节点的当前值。
  • Virtual JTAG Intel® FPGA IP核—用于构建您的系统级调试基础结构,包括基于处理器的调试解决方案和软件中用于系统级调试的调试工具。可直接以HDL代码例化SLD_VIRTUAL_JTAG Intel® FPGA IP核以提供一个或多个透明通信通道,实现从器件的JTAG接口访问FPGA设计各部分。
  • EMIF Debug toolkit(调试工具包)—基于Tcl图形用户界面通过JTAG连接进行通信,并使能电路板上外部存储器接口以检索校准状态和调试信息。工具包中的驱动程序裕量功能允许使用任意流量码型的驱动器测量存储器接口中的裕量。通过JTAG连接,基于Tcl图形永用户界面提供对 Nios® II定序器所收集的存储器校准数据的访问。工具包允许掩盖校准等级,并请求重新校准接口。工具包的驱动器裕量功能支持使用任意流量码型的驱动器测量存储器接口中的裕量。EMIF工具包可与同一器件上的多个不同存储器接口进行通信,但每一次仅一个接口。
  • Transceiver Toolkit(收发器工具套件)—FPGA和电路板设计师借助System Console技术实时验证系统中收发器链路信号完整性,并改善电路板启动(bring-up)时间。测试误码率(BER)的同时以目标数据率运行多个链路,通过使用收发器套件验证电路板设计。在使用不同测试度量进行结果量化的同时,调整收发器模拟设置来优化链路性能。同时通过Transceiver Toolkit GUI中的链路,对跨一个或多个电路板上的多个器件进行测试。