Intel® Stratix® 10器件设计指南

ID 683738
日期 9/24/2018
Public
文档目录

I/O与时钟规划

规划和分配I/O以及时钟资源是 Intel® Stratix® 10器件中高管脚数和高级时钟管理功能的重要任务。为有效地规划I/O资源以最大化资源利用,并防止与信号完整性相关的问题出现,各种考量很重要。良好的时钟管理系统对于FPGA设计的性能同样至关重要。

FPGA的I/O和时钟连接会影响系统和电路板设计的其它部分,因此在设计周期的早期规划这些连接非常重要。