仅对英特尔可见 — GUID： mcn1464168479122
Ixiasoft
器件上电
| 号码 | 完成? | 核查表项目 |
|---|---|---|
| 1 | 设计电路板上电：所有 Intel® Stratix® 10 GPIO管脚都处于三态，直到器件被配置且配置管脚输出为止。在器件外设被编程之前，收发器管脚处于高阻抗状态。而一旦编程了外设，在收发器校准完成后端接（termination）和Vcm就立刻被设置。 | |
| 2 | 设计电源电压斜坡至稳定状态。 | |
| 3 | 设置POR时间以确保供电电源稳定。 | |
| 4 | 设计电源排序和稳压器以获得最佳器件可靠性。先连接电路板之间的GND然后才连接供电电源。 |
器件上电期间，必须满足上电复位 (POR) 电源的最低电流要求。
Intel® Stratix® 10器件具有上电复位电路（Power-On Reset Circuitry），可将器件保持于复位状态，直至电源输出达到建议的操作范围。该器件还必须在最长电源斜坡时间（power supply ramp time）内达到建议的操作范围。如果不符合斜坡时间，器件I/O管脚和编程寄存器将保持3态且配置失败。要让 Intel® Stratix® 10器件退出POR，就必须上电VCCBAT电源，即使不使用易失性密钥。
Intel® Stratix® 10器件中，管脚可选项（MSEL）支持您在一般POR时间设置4 ms和100 ms间进行选择。这两种情况下，可使用外部组件置位nSTATUS管脚低电平，从而延长POR时间。如果电路板无法满足最大电源斜坡时间（power ramp time）规范，则需延长POR时间以确保器件配置正确并进入用户模式。
Intel® Stratix® 10器件具有上电排序和掉电排序要求。应考虑每个轨的上电时序和掉电时序以满足电源排序要求。
Intel使用GND作为I/O缓冲器设计的参考。先连接电路板之间的GND然后才连接电源，可避免电路板上的GND被流过板上其它组件的电源路径无意拉高。否则，被上拉的GND可能导致Intel器件的I/O电压或电流条件超规。