仅对英特尔可见 — GUID： mcn1464335600077
Ixiasoft
设计建议
| 号码 | 完成? | 核查表项目 |
|---|---|---|
| 1 | 使用同步设计实践。注意时钟信号。 |
在同步设计中，时钟信号触发所有事件。当所有寄存器的时序要求都得到满足时，全工艺，电压，和温度条件（PVT）下的同步设计均以可预测和可靠的方式运行。可轻松地为同步设计选择不同的目标器件系列或速度等级。
异步设计技术存在的问题包括，依赖器件中的传播延迟、不完整的时序分析和潜在的小问题。要特别注意您的时钟信号，因为它们对设计的时序准确性，性能和可靠性有非常大的影响。时钟信号中的问题会导致设计中出现功能性和时序性问题。使用专用时钟管脚和时钟布线以获得最好结果。对于时钟反转，倍频和分频，要使用器件PLL。对于时钟多路复用和门控，使用专用时钟控制块或PLL时钟切换功能，而不是组合逻辑。如果必须使用内部生成的时钟信号，则寄存所有组合逻辑以用作时钟信号的输出，以减少干扰。例如，如果使用组合逻辑将时钟分频，则使用计时分频电路的时钟信号作为最后阶段的时钟。