Intel® Stratix® 10逻辑阵列模块和自适应逻辑模块用户指南

下载 PDF
ID 683699
日期 9/21/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10 LAB和ALM概述 2. Intel® Hyperflex™ 寄存器 3. Intel® Stratix® 10 LAB和ALM体系结构和特性 4. Intel® Stratix® 10 LAB和ALM用户指南的文档修订历史
3. Intel® Stratix® 10 LAB和ALM体系结构和特性 x
3.1. LAB 3.2. ALM
3.1. LAB x
3.1.1. MLAB 3.1.2. 本地和直链互联(Local and Direct Link Interconnects) 3.1.3. 进位链互联(Carry Chain Interconnects) 3.1.4. LAB控制信号
3.1.4. LAB控制信号 x
3.1.4.1. 清零逻辑控制(Clear Logic Control)
3.2. ALM x
3.2.1. ALM资源 3.2.2. ALM输出 3.2.3. ALM操作模式
3.2.3. ALM操作模式 x
3.2.3.1. 标准模式 3.2.3.2. 扩展LUT模式 3.2.3.3. 算术模式
3.2.3.3. 算术模式 x
3.2.3.3.1. 进位链(Carry Chain)
1. Intel® Stratix® 10 LAB和ALM概述
2. Intel® Hyperflex™ 寄存器
3. Intel® Stratix® 10 LAB和ALM体系结构和特性
4. Intel® Stratix® 10 LAB和ALM用户指南的文档修订历史

3.2.3.3. 算术模式

算术模式下的ALM使用两组4输入LUT以及两个专用全加法器。专用加法器使LUT能够执行预加法器逻辑；因此，每个加法器能够将两个4输入功能的输出相加。

此外，算术模式也支持时钟使能、计数器使能、同步上下控制、加减控制和同步清零。

清零和时钟使能选项是影响LAB中所有寄存器的LAB-wide信号。您可以单独对每个寄存器禁用或使能这些信号。 Intel® Quartus® Prime自动将未使用的寄存器布局到其他的LAB中。

图 12. 算术模式中的 Intel® Stratix® 10 ALM
二级标题