Intel® Stratix® 10 GX FPGA开发套件用户指南

下载 PDF
ID 683674
日期 7/20/2018
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统电源 6. 电路板测试系统(Board Test System) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 开发板描述 1.2. 建议的操作条件 1.3. 处理电路板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 开发板包 2.3. 安装USB-Blaster Driver
2.1. 安装Quartus Prime软件 x
2.1.1. 激活许可
3. 开发板设置 x
3.1. 对开发板供电 3.2. 默认的开关和跳线设置 3.3. 出厂复位(Factory Reset)
4. 电路板组件 x
4.1. 电路板概述 4.2. MAX V CPLD系统控制器 4.3. FPGA配置 4.4. 状态单元 4.5. 用户输入-输出(Input-Output)组件 4.6. 组件和接口 4.7. 时钟电路 4.8. 储存器 4.9. 子卡
4.5. 用户输入-输出(Input-Output)组件 x
4.5.1. 用户定义的按钮 4.5.2. 用户定义的DIP开关 4.5.3. 用户定义的LED
4.6. 组件和接口 x
4.6.1. PCI Express 4.6.2. 10/100/1000 Ethernet PHY 4.6.3. HiLo外部存储器接口 4.6.4. FMC 4.6.5. QSFP 4.6.6. I2C 4.6.7. DisplayPort 4.6.8. SDI视频输入/输出端口
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟I/O
4.8. 储存器 x
4.8.1. Flash 4.8.2. 使用Quartus Programmer对闪存进行编程
4.9. 子卡 x
4.9.1. 外部存储器接口
4.9.1. 外部存储器接口 x
4.9.1.1. DDR3L 4.9.1.2. DDR4 4.9.1.3. RLDRAM3 4.9.1.4. QDR-IV 4.9.1.5. FMC环回卡
5. 系统电源 x
5.1. 电源指南 5.2. 配电系统 5.3. 功率测量(Power Measurement) 5.4. 热限制和保护
6. 电路板测试系统(Board Test System) x
6.1. 电路板的准备 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. 配置菜单(Configure Menu) 6.3.2. System Info选项卡 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. XCVR选项卡 6.3.6. PCIe选项卡 6.3.7. FMC选项卡 6.3.8. DDR3选项卡 6.3.9. DDR4选项卡 6.3.10. 功耗监视器(Power Monitor) 6.3.11. 时钟控制器(Clock Controller)
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性声明
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统电源
6. 电路板测试系统(Board Test System)
A. 附加信息
B. 修订历史

4.2. MAX V CPLD系统控制器

此开发板使用EPM2210 System Controller，一个用于以下目的的Intel MAX® V CPLD：
  • 从闪存进行FPGA配置
  • 功耗监控
  • 温度监控
  • 风扇控制
  • 用于时钟的控制寄存器
  • 用于远程系统更新的控制寄存器
表 11.  MAX V CPLD System Controller Device Pin-Out
图解信号名称 管脚编号 I/O标准 说明
FMCA_PRSTn G1 1.8V 存在FMC
FPGA_AVST_CLK J2 1.8V Avalon流时钟(Avalon stream clock)
USB_MAX5_CLK H5 1.8V 48 MHz USB时钟
CLK_CONFIG J5 1.8V 125 MHz配置时钟
FPGA_nSTATUS J4 1.8V 配置nSTATUS信号
FPGA_CONF_DONE K1 1.8V 配置DONE信号
USB_CFG2 K2 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG3 K5 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG4 L1 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG5 L2 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG6 K3 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG12 M1 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG7 M2 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG8 L4 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG9 L3 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG10 N1 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG0 M4 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG11 N2 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG1 M3 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG13 N3 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

USB_CFG14 P2 1.8V

MAX® V到 Intel® MAX® 10 Intel® FPGA Download Cable总线

FPGA_INIT_DONE G4 1.8V 初始化完成信号
FPGA_AVST_VALID F5 1.8V Avalon数据流有效信号
FPGA_AVST_READY H1 1.8V Avalon数据流准备就绪信号
FMCA_C2M_PWRGD R16 1.8V FMC卡到夹层的电源良好信号
M5_JTAG_TCK P3 1.8V

专用 MAX® V JTAG时钟

M5_JTAG_TDI L6 1.8V

专用 MAX® V JTAG data in

M5_JTAG_TDO M5 1.8V

专用 MAX® V JTAG data out

M5_JTAG_TMS N4 1.8V

专用 MAX® V JTAG模式选择

MAX_RESETn C5 2.5V

MAX® V复位信号

Si516_FS A4 2.5V Si516器件频率选择信号
OVERTEMP E1 2.5V FAN PWM控制信号
CLK0_FINC E9 2.5V Si5341A器件频率递增信号
CLK0_FDEC A10 2.5V Si5341A器件频率递减信号
MAX_CONF_DONE D7 2.5V 配置完成LED信号
CLK0_OEn B12 2.5V Si5341A器件使能信号
CLK1_RSTn C11 2.5V Si5341A器件复位信号
PGM_SEL A7 2.5V Program Select按钮信号
PGM_CONFIG A6 2.5V Program Configuration按钮信号
PGM_LED0 D6 2.5V Program LED0信号
PGM_LED1 C6 2.5V Program LED1信号
PGM_LED2 B7 2.5V Program LED2信号
FACTORY_LOAD B5 2.5V 加载出厂映像DIP开关信号
MAX_ERROR C7 2.5V 配置错误LED
MAX_LOAD B6 2.5V 配置加载LED
FPGA_PR_REQUEST T4 1.8V 部分重配置请求信号
FLASH_ADDR1 F15 1.8V

闪存地址总线
FLASH_ADDR2 G16 1.8V

闪存地址总线
FLASH_ADDR3 G15 1.8V

闪存地址总线
FLASH_ADDR4 H16 1.8V

闪存地址总线
FLASH_ADDR5 H15 1.8V

闪存地址总线
FLASH_ADDR6 F16 1.8V

闪存地址总线
FLASH_ADDR7 G14 1.8V

闪存地址总线
FLASH_ADDR8 D16 1.8V

闪存地址总线
FLASH_ADDR9 E15 1.8V

闪存地址总线
FLASH_ADDR10 E16 1.8V

闪存地址总线
FLASH_ADDR11 H14 1.8V

闪存地址总线
FLASH_ADDR12 D15 1.8V

闪存地址总线
FLASH_ADDR13 F14 1.8V

闪存地址总线
FLASH_ADDR14 C14 1.8V

闪存地址总线
FLASH_ADDR15 C15 1.8V

闪存地址总线
FLASH_ADDR16 H3 1.8V

闪存地址总线
FLASH_ADDR17 H2 1.8V

闪存地址总线
FLASH_ADDR18 E13 1.8V

闪存地址总线
FLASH_ADDR19 F13 1.8V

闪存地址总线
FLASH_ADDR20 G13 1.8V

闪存地址总线
FLASH_ADDR21 G12 1.8V

闪存地址总线
FLASH_ADDR22 E12 1.8V

闪存地址总线
FLASH_ADDR23 H13 1.8V 闪存地址总线
FLASH_ADDR24 G5 1.8V 闪存地址总线
FLASH_ADDR25 J13 1.8V 闪存地址总线
FPGA_PR_DONE J16 1.8V 部分重配置完成信号
CLK_MAXV_50M J12 1.8V 50 MHz MAX® V时钟
MAXV_OSC_CLK1 H12 1.8V 125 MHz MAX® V时钟
FLASH_DATA0 J15 1.8V

闪存数据总线
FLASH_DATA1 L16 1.8V

闪存数据总线
FLASH_DATA2 L14 1.8V

闪存数据总线
FLASH_DATA3 K14 1.8V

闪存数据总线
FLASH_DATA4 L13 1.8V

闪存数据总线
FLASH_DATA5 L15 1.8V

闪存数据总线
FLASH_DATA6 M15 1.8V

闪存数据总线
FLASH_DATA7 M16 1.8V

闪存数据总线
FLASH_DATA8 K16 1.8V

闪存数据总线
FLASH_DATA9 K15 1.8V

闪存数据总线
FLASH_DATA10 J14 1.8V

闪存数据总线
FLASH_DATA11 K13 1.8V

闪存数据总线
FLASH_DATA12 L12 1.8V

闪存数据总线
FLASH_DATA13 N16 1.8V

闪存数据总线
FLASH_DATA14 M13 1.8V

闪存数据总线
FLASH_DATA15 L11 1.8V

闪存数据总线
FLASH_CEn0 D14 1.8V

闪存芯片使能0
FLASH_OEn P14 1.8V

闪存输出使能
FLASH_RDYBSYn0 F12 1.8V

Flash ready/busy 0
FLASH_RESETn D13 1.8V

闪存复位
FLASH_CLK N15 1.8V

闪存时钟
FLASH_ADVn N14 1.8V

闪存地址有效
FLASH_CEn1 F11 1.8V

闪存芯片使能1
FPGA_PR_ERROR K12 1.8V 部分重配置错误信号
FPGA_CvP_CONFDONE M14 1.8V CvP配置完成信号
FLASH_RDYBSYn1 P12 1.8V Flash ready/busy 1
FPGA_CONFIG_D0 R1 1.8V

FPGA配置数据总线
FPGA_CONFIG_D1 T2 1.8V

FPGA配置数据总线
FPGA_CONFIG_D2 N6 1.8V

FPGA配置数据总线
FPGA_CONFIG_D3 N5 1.8V

FPGA配置数据总线
FPGA_CONFIG_D4 N7 1.8V

FPGA配置数据总线
FPGA_CONFIG_D5 N8 1.8V

FPGA配置数据总线
FPGA_CONFIG_D6 M12 1.8V

FPGA配置数据总线
FPGA_CONFIG_D7 T13 1.8V

FPGA配置数据总线
FPGA_CONFIG_D8 T15 1.8V

FPGA配置数据总线
FPGA_CONFIG_D9 R13 1.8V

FPGA配置数据总线
FPGA_CONFIG_D10 P4 1.8V

FPGA配置数据总线
FPGA_CONFIG_D11 R3 1.8V

FPGA配置数据总线
FPGA_CONFIG_D12 T10 1.8V

FPGA配置数据总线
FPGA_CONFIG_D13 P5 1.8V

FPGA配置数据总线
FPGA_CONFIG_D14 R4 1.8V

FPGA配置数据总线
FPGA_CONFIG_D15 R5 1.8V

FPGA配置数据总线
MAX5_OEn N10 1.8V

MAX® V输出使能

MAX5_CSn T11 1.8V

MAX® V芯片选择

MAX5_WEn R11 1.8V

MAX® V写使能

MAX5_CLK N11 1.8V

MAX® V时钟

MAX5_BEn0 R10 1.8V

MAX® V字节使能

MAX5_BEn1 M10 1.8V

MAX® V字节使能

MAX5_BEn2 T12 1.8V

MAX® V字节使能

MAX5_BEn3 P10 1.8V

MAX® V字节使能

CPU_RESETn K4 1.8V CPU复位按钮
I2C_1.8V_SCL P13 1.8V 1.8V I2C总线
I2C_1.8V_SDA R14 1.8V 1.8V I2C总线
OVERTEMPn_1.8V N13 1.8V 过温信号
TSENSE_ALERTn_1.8V T7 1.8V 温度感应警报信号
QSPI_SS0_MSEL0 R12 1.8V QSPI从选择0/ MSEL0配置选择
MSEL1 P11 1.8V MSEL1配置选择
MSEL2 M11 1.8V MSEL2配置选择
SDI_MF2_MUTE R7 1.8V SDI device MF2
SDI_MF0_BYPASS P8 1.8V SDI device MF0
SDI_MF1_AUTO_SLEEP R6 1.8V SDI device MF1
SDI_TX_SD_HDn P6 1.8V SDI device SD/HD
FPGA_nCONFIG E14 1.8V nCONFIG配置信号
二级标题