仅对英特尔可见 — GUID: dqs1488920266270
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: dqs1488920266270
Ixiasoft
1.6. 性能和资源利用
Avalon-MM Intel® Stratix® 10系列包含一个以软逻辑实现的Avalon-MM DMA桥接。并作为硬协议堆栈的前端运行。如下资源利用列表显示动态生成Gen1 x1和Gen3 x8 Simple DMA设计实例的结果。
所有结果均针对当前版本 Intel® Quartus® Prime Pro Edition软件。除M20K存储块以外,数目舍入近似于50。
Variant |
Typical ALMs |
M20K Memory Blocks1 |
Logic Registers |
|
---|---|---|---|---|
Gen1 x1 |
17,485 |
77 |
33,701 | |
Gen3 x8 | 18,872 | 77 | 42,457 |
相关信息
1 这些结果中包含实现设计中的On-Chip Memories 和PCIe DMA 256-bit Controller的逻辑必要性。