L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

1.6. 性能和资源利用

Avalon-MM Intel® Stratix® 10系列包含一个以软逻辑实现的Avalon-MM DMA桥接。并作为硬协议堆栈的前端运行。如下资源利用列表显示动态生成Gen1 x1和Gen3 x8 Simple DMA设计实例的结果。

所有结果均针对当前版本 Intel® Quartus® Prime Pro Edition软件。除M20K存储块以外,数目舍入近似于50。

表 5.   Intel L-/H-Tile Avalon-MM for PCI Express IP核资源利用情况

Variant

Typical ALMs

M20K Memory Blocks1

Logic Registers

Gen1 x1

17,485

77

33,701
Gen3 x8 18,872 77 42,457
1 这些结果中包含实现设计中的On-Chip Memories 和PCIe DMA 256-bit Controller的逻辑必要性。