Intel® Quartus® Prime Pro Edition用户指南: 设计优化

ID 683641
日期 9/30/2019
Public
文档目录

6.2. 使用Design Partition Planner和Chip Planner创建分区和Logic Lock区域。

当Fitter在设计的其他部分运行时,使用带有设计分区的Logic Lock区域可保留块的位置。 Design Partition Planner和Chip Planner一起使用时,可创建分区和Logic Lock区域一定程度上利于实体的连接性和物理位置。
Intel® Quartus® Prime Pro Edition设计中使用该技术:
  1. 编译设计。
  2. 打开Chip Planner和Design Partition Planner。
    • 单击Tools > Chip Planner
    • 单击Tools > Design Partition Planner
  3. Chip Planner窗口中,前往Tasks窗格,并双击Report Design Partitions
    Report Design Partitions任务使得Chip Planner显示设计实体的物理位置,且使用的颜色与Design Partition Planner中实体的显示色相同。
  4. Chip Planner中,单击View > Bird's Eye View
    Bird's Eye View打开。
  5. 在Design Partition Planner中,将所有较大实体从其父级中拖出。
    或者,可右键点击实体并单击Extract from Parent
    Chip Planner显示Design Partition Planner中出现的实体的物理布局,且两个工具间的着色一致。可在Chip Planner中查看物理布局和在Design Partition Planner中查看连接性。
  6. 确认不适合放置到Logic Lock区域的实体:
    • Chip Planner显示要被物理性打散到器件的非连续区域的实体。
    • Design Partition Planner显示与其他实体之间具有大量连接的实体。
  7. 将不适于放置到Logic Lock区域的实体返回到其父级。
    或者,可右键点击实体并单击 Collapse to Parent
  8. 右键单击实体,然后单击Create Design Partition为每个剩余实体创建一个分区。
  9. 右键单击分区,然后单击Create Logic Lock Region为每个分区创建一个Logic Lock区域。