1. 系统调试工具概述
2. 使用System Console分析和调试设计
3. 调试收发器链路
4. 使用Signal Probe的快速设计调试
5. 使用Signal Tap逻辑分析仪进行设计调试
6. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
7. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
8. 使用In-System Sources and Probes进行设计调试
A. Intel® Quartus® Prime Standard Edition用户指南
2.1. System Console简介
2.2. System Console调试流程
2.3. 与System Console交互的IP内核
2.4. 启动System Console
2.5. System Console GUI
2.6. System Console命令
2.7. 在命令行模式下运行System Console
2.8. System Console服务
2.9. 使用工具包
2.10. ADC Toolkit
2.11. System Console示例和教程
2.12. 板载 Intel® FPGA Download Cable II支持
2.13. 系统验证流程中的MATLAB*和Simulink*
2.14. 不推荐使用的命令
2.15. 使用System Console分析和调试设计修订历史
2.9.6.4.1. toolkit_register
2.9.6.4.2. toolkit_open
2.9.6.4.3. get_quartus_ini
2.9.6.4.4. toolkit_get_context
2.9.6.4.5. toolkit_get_types
2.9.6.4.6. toolkit_get_properties
2.9.6.4.7. toolkit_add
2.9.6.4.8. toolkit_get_property
2.9.6.4.9. toolkit_set_property
2.9.6.4.10. toolkit_remove
2.9.6.4.11. toolkit_get_widget_dimensions
2.9.6.5.1. 小部件类型和属性
2.9.6.5.2. barChart属性
2.9.6.5.3. 按钮属性
2.9.6.5.4. checkBox属性
2.9.6.5.5. comboBox属性
2.9.6.5.6. 表盘属性(dial Properties)
2.9.6.5.7. fileChooserButton属性
2.9.6.5.8. group属性
2.9.6.5.9. label属性
2.9.6.5.10. led属性
2.9.6.5.11. lineChart属性
2.9.6.5.12. list属性
2.9.6.5.13. pieChart属性
2.9.6.5.14. table属性
2.9.6.5.15. text属性
2.9.6.5.16. textField Properties
2.9.6.5.17. timeChart Properties
2.9.6.5.18. xyChart属性
4.2.1. 生成一个Signal Probe管脚
4.2.2. 删除一个Signal Probe管脚
4.2.3. 使能一个Signal Probe管脚
4.2.4. 禁用一个Signal Probe管脚
4.2.5. 执行一个Signal Probe编译
4.2.6. 保留Signal Probe管脚
4.2.7. 添加Signal Probe源
4.2.8. 分配I/O标准
4.2.9. 添加寄存器用于流水线(pipelining)
4.2.10. 完整编译后立即运行Signal Probe
4.2.11. 手动运行Signal Probe
4.2.12. 使能或禁用所有Signal Probe布线
4.2.13. 允许Signal Probe修改Fitting结果
5.1. Signal Tap逻辑分析仪
5.2. Signal Tap Logic Analyzer任务流程概述
5.3. 配置Signal Tap Logic Analyzer
5.4. 定义触发器
5.5. 编译设计
5.6. 对目标器件或者器件编程
5.7. 运行Signal Tap Logic Analyzer
5.8. 查看,分析和使用采集的数据
5.9. 其他功能
5.10. 设计实例:使用Signal Tap Logic Analyzers
5.11. 自定义触发流程应用示例
5.12. Signal Tap脚本支持
5.13. 使用Signal Tap Logic Analyzer进行设计调试修订历史
1.1.2. 对常用调试要求所建议的工具
| 要求 | Signal Probe | 逻辑分析仪接口(LAI) | Signal Tap逻辑分析仪 | 描述 |
|---|---|---|---|---|
| More Data Storage | N/A | X | — | 包含LAI工具的外部逻辑分析仪使您能够存储比Signal Tap Logic Analyzer更多的采集数据,因为外部逻辑分析仪能够提供对更大缓冲器的访问。 Signal Probe工具不采集数据,也不存储数据。 |
| Faster Debugging | X | X | — | 您可以将LAI或者Signal Probe工具同外部工具一起使用(例如:示波器和混合信号示波器(MSO))。此功能提供对时序模式的访问,允许您调试组合的数据流。 |
| Minimal Effect on Logic Design | X | X (2) | X (2) | Signal Probe工具以递增方式将节点布线到管脚,而不影响设计逻辑。 LAI将最少的逻辑添加到设计中,从而需要更少的器件资源。 Signal Tap Logic Analyzer对设计的影响不大,因为Compiler将调试逻辑视为单独的设计分区。 |
| Short Compile and Recompile Time | X | X (2) | X (2) | Signal Probe使用递增布线将信号附加到之前保留的管脚上。此特性使您能够在更改源信号选择时快速地重新编译。 Signal Tap Logic Analyzer和LAI能够重新整修它们各自的设计分区以缩短重编译时间。 |
| Sophisticated Triggering Capability | N/A | N/A | X | Signal Tap Logic Analyzer的触发功能可与商用逻辑分析仪相媲美。 |
| Low I/O Usage | — | — | X | Signal Tap Logic Analyzer不需要额外的输出管脚。 LAI和Signal Probe都需要I/O管脚约束(I/O pin assignments)。 |
| Fast Data Acquisition | N/A | — | X | Signal Tap Logic Analyzer能够在超过200 MHz的速度上采集数据。 信号完整性问题限制了使用LAI的外部逻辑分析仪的采集速度。 |
| No JTAG Connection Required | X | — | X | Signal Probe和Signal Tap不需要主机进行调试。 包含LAI的FPGA设计需要一个活动的JTAG连接到运行 Intel® Quartus® Prime软件的主机。 |
| No External Equipment Required | — | — | X | Signal Tap Logic Analyzer仅需要一个从运行 Intel® Quartus® Prime软件或者独立的Signal Tap Logic Analyzer的主机的JTAG连接。 Signal Probe和LAI需要使用外部调试设备,例如:万用表、示波器或逻辑分析仪。 |
| 注释:
|
||||