用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683544
日期 12/13/2021
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录
文档目录 x
1. 设计示例描述 2. 快速入门指南 3. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档 4. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史
1. 设计示例描述 x
1.1. Credit初始化顺序
1.1. Credit初始化顺序 x
1.1.1. Credit值初始化和返回 1.1.2. Credit分配
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 根端口BFM 2.5. 编译设计实例 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试台模块 2.3.1.2. 测试驱动器模块(Test Driver Module) 2.3.1.3. PIO设计实例
2.4. 根端口BFM x
2.4.1. BFM存储器映射 2.4.2. 配置空间总线和器件编号 2.4.3. Root Port和Endpoint的配置 2.4.4. 对Application Layer发布Read和Write事务 2.4.5. BFM处理过程与函数
2.4.5. BFM处理过程与函数 x
2.4.5.1. ebfm_barwr规程 2.4.5.2. ebfm_barwr_imm处理过程 2.4.5.3. ebfm_barrd_wait处理过程 2.4.5.4. ebfm_barrd_nowt处理过程 2.4.5.5. ebfm_cfgwr_imm_wait处理过程 2.4.5.6. ebfm_cfgwr_imm_nowt处理过程 2.4.5.7. ebfm_cfgrd_wait处理过程 2.4.5.8. ebfm_cfgrd_nowt处理过程 2.4.5.9. BFM配置处理过程 2.4.5.10. BFM共享存储器访问处理过程 2.4.5.11. BFM日志和消息处理过程 2.4.5.12. Verilog HDL格式化函数
2.4.5.9. BFM配置处理过程 x
2.4.5.9.1. ebfm_cfg_rp_ep处理过程 2.4.5.9.2. ebfm_cfg_decode_bar处理过程
2.4.5.10. BFM共享存储器访问处理过程 x
2.4.5.10.1. 共享存储器常量 2.4.5.10.2. shmem_write任务 2.4.5.10.3. shmem_read函数 2.4.5.10.4. shmem_display Verilog HDL函数 2.4.5.10.5. shmem_fill处理过程 2.4.5.10.6. shmem_chk_ok函数
2.4.5.11. BFM日志和消息处理过程 x
2.4.5.11.1. ebfm_display Verilog HDL函数 2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数 2.4.5.11.3. ebfm_log_set_suppressed_msg_mask任务 2.4.5.11.4. ebfm_log_set_stop_on_msg_mask Verilog HDL任务 2.4.5.11.5. ebfm_log_open Verilog HDL函数 2.4.5.11.6. ebfm_log_close Verilog HDL函数
2.4.5.12. Verilog HDL格式化函数 x
2.4.5.12.1. himage1 2.4.5.12.2. himage2 2.4.5.12.3. himage4 2.4.5.12.4. himage8 2.4.5.12.5. himage16 2.4.5.12.6. dimage1 2.4.5.12.7. dimage2 2.4.5.12.8. dimage3 2.4.5.12.9. dimage4 2.4.5.12.10. dimage5 2.4.5.12.11. dimage6 2.4.5.12.12. dimage7
1. 设计示例描述
2. 快速入门指南
3. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档
4. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史

2.4.5.7. ebfm_cfgrd_wait处理过程

ebfm_cfgrd_wait处理过程从指定配置寄存器最多读取4个字节的数据并将数据储存在BFM共享存储器中。此处理程序会一直等待直到读完成返回。

位置

altpcietb_g3bfm_rdwr.v

Syntax（句法）

ebfm_cfgrd_wait(bus_num, dev_num, fnc_num, regb_ad, regb_ln, lcladdr, compl_status)

Argument（自变量）

 bus_num

目标器件的PCI Express总线编号。
dev_num

目标器件的PCI Express器件编号。
fnc_num

目标器件中要访问的功能编号。
regb_ad

要写入寄存器的字节指定地址。
regb_ln

读取数据的长度，以字节为单位。最长4个字节。regb_ln和regb_ad自变量不可跨越DWORD边界。

lcladdr

储存读数据的BFM共享存储器地址。
compl_status

配置事务的完成状态。

此自变量为reg [2:0]。

在这两种语言中，此为PCI Express约定中指定的完成状态。编码定义如下：

  • 3’b000: SC— Successful completion(成功完成)
  • 3’b001: UR— Unsupported Request (不支持的请求)
  • 3’b010: CRS — Configuration Request Retry Status（配置请求重试状态）
  • 3’b100: CA — Completer Abort（Completer中止）
二级标题