仅对英特尔可见 — GUID： ilk1551901785029
Ixiasoft
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
仅对英特尔可见 — GUID： ilk1551901785029
Ixiasoft
1.10. PCI Express* Gen1 / Gen2 / Gen3 / Gen4 / Gen5 Hard IP
Intel® Agilex™ 器件含有嵌入式 PCI Express* ( PCIe* )硬核IP，专为高性能，易用性，新增功能性和设计人员的工作效率而设计。
PCIe* 硬核IP由PHY，Data Link和Transaction层组成。它也支持具有2x8 Endpoint或4x4 Rootport的端口分叉支持的x1/x2/x4/x8/x16通道配置中的 PCIe* Gen1/Gen2/Gen3/Gen4 (P-Tile和F-Tile)和高达Gen5 (R-Tile)端点和根端口。
此外，还包括TL旁路模式，支持在 PCIe* 交换，VirtIO和其他应用程序中使用 PCIe* Hard IP。 PCIe* hard IP能够独立于内核逻辑(自治模式)运行。此特性支持 PCIe* link上电并在不到100毫秒内完成链路训练(link training)，而同时器件的其余部分仍在配置中。hard IP还提供了附加功能，更容易地支持新兴功能，例如：具备8个物理功能/2k虚拟功能的Single Root I/O Virtualization (SR-IOV)，VirtIO，Scalable IOV和可选的协议扩展。
PCIe* hard IP通过使用错误检查和纠正(ECC)对端到端数据路径保护进行了改进。此外， PCIe* hard IP还支持 PCIe* Gen1/Gen2/Gen3/Gen4/Gen5速率上的CvP功能。