英特尔® Agilex™ 7 FPGA和SoC器件概述

ID 683458
日期 1/10/2023
Public
文档目录

1.15. I/O PLL

Intel® Agilex™ FPGA包含用于内核架构中通用的I/O PLL以及用于简化外部存储器接口和高速LVDS接口的设计的I/O PLL。I/O PLL与I/O bank中的硬核存储控制器和LVDS serializer/deserializer (SERDES)模块相邻。这中布局使时序收敛更加容易,因为IOPLL与需要使用它们的I/O紧密地耦合在一起。I/O PLL可用于内核中的通用应用,例如:时钟网络延迟补偿和零延迟时钟缓冲。