英特尔® Agilex™ 7 FPGA和SoC器件概述

下载 PDF
ID 683458
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔 Agilex 7 FPGA和SoC的概述 2. 英特尔 Agilex 7 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块 5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器 6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP 7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络 8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O 9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL 10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 11. 英特尔 Agilex 7 SoC中的硬核处理器系统 12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器 14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块 15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM 17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置 18. 英特尔 Agilex 7 FPGA和SoC的器件安全性 19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔 Agilex 7 FPGA和SoC的电源管理 21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具 22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
1. 英特尔 Agilex 7 FPGA和SoC的概述 x
1.1. 英特尔 Agilex 7 FPGA和SoC中的主要功能和创新 1.2. 英特尔 Agilex 7 FPGA和SoC结构图 1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总 1.4. 英特尔 Agilex 7 SoC的额外功能
2. 英特尔 Agilex 7 FPGA和SoC系列规划 x
2.1. 英特尔 Agilex 7 FPGA和SoC F系列 2.2. 英特尔 Agilex 7 FPGA和SoC I系列 2.3. 英特尔 Agilex 7 FPGA和SoC M系列 2.4. 可用选项
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 x
12.1. E-Tile收发器 12.2. P-Tile收发器 12.3. F-Tile收发器 12.4. R-Tile收发器
12.1. E-Tile收发器 x
12.1.1. E-Tile收发器中的PMA特性 12.1.2. E-Tile收发器中的PCS特性
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史

1.9. Intel® Agilex™ FPGA收发器

Intel® Agilex™ FPGA提供不同的收发器，针对各种优化进行了优化，NRZ模式下1 Gbps到32 Gbps的范围，在PAM4和112G PAM4中的2 Gbps到58 Gbps的范围。

下表总结了每种tile中收发器的性能，以及每个器件系列中tile的可用情况。
表 12.  Tile名称和性能
Tile 最大数据速率和通道数量 Hard IP (HIP) 应用
E-Tile

12 x 58G PAM4 or 24 x 28.9G NRZ

10/25/100GE MAC, PCS and RSFEC (528,514) , RSFEC (544,514)

通用收发器，支持CEI，Ethernet，CPRI，FlexE，Interlaken，Fibre Channel，SRIO，Serial Lite，OTN，JESD204B/C，FlexO，IEEE1588多种协议

P-Tile

16 x 16G NRZ

PCIe Gen4 x16 with 8 PF/2K VF SR-IOV EP/RP

PCIe Gen4 x16，包括对2x8 EP或4x4 RP，CvP Initialization，Autonomous HIP，SR-IOV 8PF/2kVF，VirtIO，Scalable IOV和Shared Virtual Memory的端口分叉(port bifurcation)支持

F-Tile

4 x 112G PAM4

12 x 58G PAM4

or

16 x 32G NRZ

10/25/50/100/200/400GE MAC, PCS, and KR/KP RSFEC

PCIe Gen4 x16 with 8 PF/2K VF SR-IOV EP/RP

通用收发器，支持CEI，Ethernet，CPRI，FlexE，600G Interlaken，Fibre Channel，SRIO，Serial Lite，OTN，JESD204B/C，IEEE1588，FlexO，GPON，SDI，Vby1，HDMI，Display Port P-Tile PCIe features plus Precise Time Management和PMA direct模式的多种协议支持

R-Tile

16 x 32G NRZ

PCIe Gen5 x16 with 8 PF/2K VF SR-IOV EP/RP

Compute Express Link (CXL)

PCIe Gen5 x16，包括对2x8 EP或4x4 RP，CvP Initialization，Autonomous HIP，SR-IOV 8PF/2kVF，VirtIO，Scalable IOV和Shared Virtual Memory的多种协议支持，在用户接口上有单独的header和有效载荷接口，Precise Time Management，PMA Direct

表 13.  器件系列中的Tile可用性
Tile名称 Intel® Agilex™ F-Series FPGAs Intel® Agilex™ I-Series FPGAs
E-Tile Y -
P-Tile Y -
F-Tile Y Y
R-Tile - Y
二级标题