Intel® Agilex™ 高级信息简述: (器件概述)

下载
ID 683458
日期 4/02/2019
Public
文档目录

1. Intel® Agilex™ FPGA器件概述

所作的更新针对于:
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。

Intel的10-nm Intel® Agilex™ FPGA和SoC是使用创新的小芯片(chiplet)体系结构进行构建的,可在系统级封装(SiP)中灵活地集成异构技术单元。小芯片(chiplet)体系结构使Intel能够通过定制的灵活解决方案来满足广泛的加速和高带宽应用需求。利用先进的3D封装技术(例如Intel嵌入式多芯片互连桥接(EMIB)),小芯片方法支持将传统FPGA芯片与专用半导体芯片相结合,创建针对目标应用进行独特优化的器件。

与上一代高性能FPGA相比,内核性能提升高达40%,或功耗降低多大40%, Intel® Agilex™ FPGA和SoC通过提供突破性功能使系统工程师能够加速实现当今和未来最先进的高带宽应用:
  • 高级模拟功能(例如112G收发器)
  • 高带宽处理器接口互连,在一个FPGA中包含 PCIe* Gen5和业界首款Compute Express Link (CXL)
  • 在一个器件中包含高达4 x 400GE或8 x 200GE网络接口连接
  • 第四代可扩展集成存储控制器,包括对DDR5的支持,以及Intel Optane™ DC持久存储器技术
  • 业界领先的DSP支持,最多可包含40个TFLOP
  • 第二代 Intel® Hyperflex™ 内核架构

通过使用Intel One API Software,软件开发人员可以访问 Intel® Agilex™ FPGA和SoC以实现加速解决方案。Intel One API Software为各种计算引擎提供了一个统一的,单源,面向软件的异构编程环境。该软件包括一个全面统一的开发人员工具组合,用于将软件映射到可加速代码的硬件。

Intel® Agilex™ FPGA和SoC中的主要创新

  • Intel Advanced 10nm FinFET (第3代)工艺
  • 创新的小芯片体系结构,在系统级封装(SiP)中敏捷,灵活地集成异构技术,以满足高度特定的应用需求
  • 上一代高性能FPGA相比,第二代 Intel® Hyperflex™ 内核架构的性能提升高达40%
  • 超过300万个等效逻辑单元(LE)的器件密度
  • 高达112 Gbps的收发器数据速率
  • 可配置的网络支持,在支持IEEE 1588的select tile中包含Hard 10/25/50/100/200/400 GE MAC,PCS,FEC
  • 在一个器件中高达4 x 400GE或者8 x 200GE网络性能
  • Hard PCI Express* Gen4 x16 (每通道高达16 Gbps)和Gen5 x16 (每通道高达32 Gbps)知识产权(IP)模块,支持2x8 endpoint或4x4 rootport的端口分叉(port bifurcation)
  • Compute Express Link (CXL) Hard IP模块
  • 硬核存储控制器和PHY,支持每管脚3200 Mbps上的DDR4 x72,每管脚4400 Mbps上的DDR5(仅限于 Intel® Agilex™ I系列器件)和Intel Optane™ DC Persistent Memory支持
  • 支持高达16 GB高带宽存储器的器件选项
  • 硬核定点和IEEE 754兼容的硬核浮点精度可调数据信号处理(DSP)模块,提供高达40 TFLOPS的FP16或者BFLOAT16的计算性能
  • 与上一代高性能FPGA相比,超过17K的18x19乘法器或超过34K的9x9乘法器
  • 多级片上存储器层次结构,在最大器件中具有超过300 Mb的嵌入式RAM,由640b MLAB,20Kb M20K模块和18Mb eSRAM组成
  • SoC系列中的四核64-bit Arm* Cortex* A53嵌入式处理器,运行速度高达1.5 GHz
  • 可编程时钟树综合,用于灵活、低功耗、低偏移时钟
  • 小数分频综合和基于极低抖动LC tank的发送锁相环的(PLL)
  • Rectangular和Hex Pattern封装,支持更多功能/区域,同时简化BOM列表
  • 专用安全设备管理器(SDM):
    • 管理引导过程,加密,身份验证和所有密钥
    • 管理篡改传感器和脚本器件擦除
    • 对FPGA上的秘钥根信任(Private Key Root Trust),仅在FPGA上的公钥(Public Key)基于物理不可克隆功能(PUF)的密钥提供安全的引导支持(Boot Support )
    • 提供平台证明
  • 与上一代高性能FPGA相比,一组全面的节能特性使功耗降低多达40%
  • 非破坏性的寄存器状态读回和写回,支持ASIC原型开发和其它应用

本页面上的信息是否对您有用?

剩余字符数:

反馈消息