Intel® Cyclone® 10 GX器件系列管脚连接指南

下载 PDF
ID 683417
日期 11/06/2017
Public

时钟和PLL管脚

注: Intel® 建议您创建一个 Intel® Quartus® Prime设计,输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查您的管脚连接性。根据器件密度、封装、I/O约束、电压分配和本文档或器件手册未详细说明的其它因素,这些规则因不同的器件会有所不同。
表 1.  时钟和PLL管脚
管脚名称 管脚功能 管脚说明 连接指南
CLK_[2,3][A,B,J,K,L]_[0,1]p I/O,时钟输入

可用于数据输入或输出的专用高速时钟输入管脚。这些管脚都支持差分输入OCT RD、单端输入OCT RT以及单端输出OCT RS

将未使用的管脚接地(GND)或者悬空它们。

如果管脚未连接,请使用 Intel® Quartus® Prime软件可编程的选项内部偏置这些管脚。这些管脚可保留为使能了弱上拉电阻的输入三态,或者保留为输出来驱动GND。

CLK_[2,3][A,B,J,K,L]_[0,1]n I/O,时钟输入

可用于数据输入或输出的专用高速时钟输入管脚。这些管脚都支持差分输入OCT RD、单端输入OCT RT以及单端输出OCT RS

将未使用的管脚接地(GND)或者悬空它们。

如果管脚未连接,请使用 Intel® Quartus® Prime软件可编程的选项内部偏置这些管脚。这些管脚可保留为使能了弱上拉电阻的输入三态,或者保留为输出来驱动GND。

PLL_[2,3][A,B,J,K,L]_FB[0,1] I/O,时钟 可用作单端输入、单端输出、或外部反馈输入管脚的复用I/O管脚。要了解关于所支持管脚的更多信息,请参阅器件管脚输出文件。

将未使用的管脚接地(GND)或者悬空它们。

如果管脚未连接,请使用 Intel® Quartus® Prime软件可编程的选项内部偏置这些管脚。这些管脚可保留为使能了弱上拉电阻的输入三态,或者保留为输出来驱动GND。

PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1] , PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1]p I/O,时钟 可用作两个单端时钟输出管脚,或一个差分时钟输出对的I/O管脚。要了解关于所支持管脚的更多信息,请参阅器件管脚输出文件。

将未使用的管脚接地(GND)或者悬空它们。

如果管脚未连接,请使用 Intel® Quartus® Prime软件可编程的选项内部偏置这些管脚。这些管脚可保留为使能了弱上拉电阻的输入三态,或者保留为输出来驱动GND。

PLL_[2,3][A,B,J,K,L]_CLKOUT[0:1]n I/O,时钟 可用作两个单端时钟输出管脚,或一个差分时钟输出对的I/O管脚。要了解关于所支持管脚的更多信息,请参阅器件管脚输出文件。

将未使用的管脚接地(GND)或者悬空它们。

如果管脚未连接,请使用 Intel® Quartus® Prime软件可编程的选项内部偏置这些管脚。这些管脚可保留为使能了弱上拉电阻的输入三态,或者保留为输出来驱动GND。