仅对英特尔可见 — GUID: mwh1410383635350
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383635350
Ixiasoft
1.2. 时序分析概述文档修订历史
文档版本 | Intel® Quartus® Prime版本 | 修订内容 |
---|---|---|
2020.04.13 | 20.1.0 |
|
2019.09.30 | 19.3.0 |
|
2019.07.15 | 19.2.0 |
|
2018.09.24 | 18.1.0 | 在文本清晰度和风格上作了改进。 |
日期 | 版本 | 修订内容 |
---|---|---|
2016.10.31 | 16.1.0 |
|
2016.05.02 | 16.0.0 | 更正了图6-14中的拼写错误:从内部寄存器到输出端口的时钟保持slack计算 |
2015.11.02 | 15.1.0 | 将Quartus II修改成 Intel® Quartus® Prime 。 |
2014.12.15 | 14.1.0 | 从Timing Analyzer章节移除Multicycle Clock Setup Check and Hold Check Analysis部分。 |
2014年6月 | 14.0.0 | 更新了格式 |
2012年6月 | 12.0.0 | 添加了社交网络图标和次要文本更新 |
2011年11月 | 11.1.0 | 首次发布。 |