仅对英特尔可见 — GUID: mwh1410383666549
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383666549
Ixiasoft
2.2.2. SDC文件优先级
您必须将所有创建的.sdc文件添加到工程中,以便在fitting和时序分析期间进行读取。Fitter和Timing Analyzer根据.sdc文件在.qsf中出现的顺序对它们进行处理。如果没有.sdc出现在.qsf中,那么 Intel® Quartus® Prime软件将使用<current revision>.sdc在工程目录中搜索.sdc。
图 58. .sdc文件优先顺序
点击Settings > Timing Analyzer添加,删除或者修改.sdc文件的处理顺序,如第3步:指定通用的Timing Analyzer设置所描述。
如果使用 Intel® Quartus® Prime Text Editor创建一个.sdc文件,那么保存文件时会默认使能 Add file to the project选项。如果使用任何其他编辑器创建.sdc文件,那么必须将此文件添加到工程中。
.sdc文件必须只包含时序约束命令。用于操作时序网表或控制编译的Tcl命令必须位于单独的Tcl脚本中。
注: 如果在命令行输入read_sdc命令,而没有任何参数,那么Timing Analyzer读取嵌入在HDL文件中的约束,然后遵照.sdc文件优先顺序。