仅对英特尔可见 — GUID: mwh1429805687426
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1429805687426
Ixiasoft
2.2.7.3. 网络延迟(Net Delay (set_net_delay))
使用set_net_delay命令设置网络延迟(net delay)并执行跨网络间的最小或最大时序分析。
-from和-to选项可以是字符串模式或者管脚,端口,寄存器或网络集合(net collection)。使用管脚或者网络集合时,请在集合中包含输出管脚或者网络。
set_net_delay -from reg_a -to reg_c -max 20
参数 | 说明 |
---|---|
-h | -help | 短帮助。 |
-long_help | 包括实例和可能返回值的长帮助。 |
-from <names> | 有效的源管脚,端口,寄存器或者网络(Tcl匹配字符串模式(string patterns))。 |
-get_value_from_clock_period <src_clock_period|dst_clock_period|min_clock_period|max_clock_period> | 将网络延迟约束(net delay constraint)解释为时钟周期的倍数的选项。 |
-max | 指定最大延迟。 |
-min | 指定最小延迟。 |
-to <names> 4 | 有效目标管脚,端口,寄存器或者网络(Tcl匹配字符串模式(string patterns))。 |
-value_multiplier <multiplier> | 时钟周期乘以此值来计算网路延迟要求。 |
<delay> | 延迟值。 |
如果使用-min选项,那么Timing Analyzer通过边沿上的最小延迟来计算时序裕量(slack)。如果使用-max选项,那么Timing Analyzer通过最大边沿延迟来计算时序裕量(slack)。
使用-get_skew_value_from_clock_period将网路延迟要求设置为启动或锁存时钟周期的倍数,或者两者中的较小或较大周期中的任何一个。如果使用此选项,那么还必须设置-value_multiplier,并且不能设置位置延迟选项(positional delay option)。如果多个时钟为该组网络提供时钟,那么Timing Analyzer使用具有最小周期的网络来计算-max约束的约束,以及-min约束的最大周期。如果没有时钟为网络的端点提供时钟(即,如果网络的端点不是寄存器或约束端口),那么Timing Analyzer忽略网络延迟约束。
4 如果没有-to选项,或者-to是通配符(“*”)字符,那么时序网表上的所有输出管脚和寄存器都将成为有效的目标点(destination points)。